[发明专利]改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法有效
| 申请号： | 201210343505.9 | 申请日： | 2012-09-17 |
| 公开（公告）号： | CN102867743A | 公开（公告）日： | 2013-01-09 |
| 发明（设计）人： | 唐在峰;吕煜坤;方超;张旭升 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 竺路玲 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 改善 掺杂 多晶 栅极 刻蚀 形貌 差异 方法 | ||
1.一种改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法，其特征在于，步骤包括：
步骤1，提供衬底，衬底上生长多晶硅，所述多晶硅包括掺杂多晶硅和非掺杂多晶硅，在多晶硅上生长硬掩膜层；
步骤2，掺杂多晶硅上方覆盖光刻胶，对非掺杂多晶硅上方的硬掩膜层进行刻蚀，使非掺杂多晶硅上方的硬掩膜层厚度小于掺杂多晶硅上方的硬掩膜层厚度；
步骤3，在硬掩膜层上覆盖用于多晶硅栅极刻蚀的光刻胶，光刻胶上表面齐平，然后进行刻蚀，首先刻蚀硬掩膜层至露出非掺杂多晶硅，然后继续刻蚀至露出掺杂多晶硅，非掺杂多晶硅厚度小于掺杂多晶硅厚度；
步骤4，最后刻蚀多晶硅，分别形成掺杂多晶硅栅极和非掺杂多晶硅栅极；
其中，步骤2中非掺杂多晶硅上方的硬掩膜层被刻蚀掉的厚度满足如下公式：
THM-p = ERHM/ERP-HM×Tp-etch 公式（1）
Tp-etch = Tp - ERp/ERN×Tp 公式（2）
公式（1）中，THM-p为步骤2中刻蚀掉的硬掩膜厚度，ERHM为硬掩膜刻蚀速度，ERP-HM为非掺杂多晶硅刻蚀速度，Tp为多晶硅总厚度，ERp为步骤4中非掺杂多晶硅刻蚀速度；ERN为步骤4中掺杂多晶硅刻蚀速度。
2.根据权利要求1所述的方法，其特征在于，步骤3中，在覆盖光刻胶之前，覆盖刻蚀防反射层，刻蚀防反射层上表面齐平，然后在刻蚀防反射层上覆盖用于多晶硅栅极刻蚀的光刻胶。
3.根据权利要求2所述的方法，其特征在于，步骤4中，在刻蚀硬掩膜层之前先刻蚀所述刻蚀防反射层。
4.根据权利要求1所述的方法，其特征在于，所述掺杂为N型掺杂。
5.一种采用如权利要求1所述方法制作的半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210343505.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：主副矩形波导尺寸不同的定向耦合器
- 下一篇：汽车发动机长度连续可变进气歧管
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
