[发明专利]芯片的内部时钟偏差的校准方法及系统

摘要

本发明实施例涉及电子技术领域，公开了一种芯片的内部时钟偏差的校准方法。其中，该方法包括：为芯片外接晶振；使芯片的内部时钟从一个预定的I/O口输出；将芯片的一个GPIO配置为输入模式，并与所述预定的I/O口连接；芯片执行预定的时钟校准代码；计数芯片的内部时钟在预定时间段内的翻转电平次数N1以及时钟校准代码的执行总拍数N2；通过公式Δ=f0-f＝f0-f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ；记录所述偏差值Δ作为芯片的内部时钟的校准值。本发明同时还公开了一种芯片的内部时钟偏差的校准系统。实施本发明实施例，可对芯片的内部时钟的偏差实现精确地校准，确保芯片的内部时钟的精确性。

主权项

一种芯片的内部时钟偏差的校准方法，其特征在于，包括：为所述芯片外接频率为预定频率f1的晶振，以使芯片执行指令的时钟为外接的所述晶振的时钟；配置所述芯片的引脚以使所述芯片的内部时钟从一个预定的I/O口输出；将所述芯片的一个GPIO配置为输入模式，并与所述预定的I/O口连接；所述芯片执行预定的时钟校准代码；计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1以及所述时钟校准代码在所述预定时间段内的执行总拍数N2；通过公式Δ=f0‑f＝f0‑f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ；其中，f为所述芯片的内部时钟的实际时钟频率，f0为所述芯片的内部时钟的设计频率f0；记录所述偏差值Δ作为芯片的内部时钟的校准值。