[发明专利]芯片的内部时钟偏差的校准方法及系统

权利要求书

1.一种芯片的内部时钟偏差的校准方法，其特征在于，包括：

为所述芯片外接频率为预定频率f1的晶振，以使芯片执行指令的时钟为外接的所述晶振的时钟；

配置所述芯片的引脚以使所述芯片的内部时钟从一个预定的I/O口输出；

将所述芯片的一个GPIO配置为输入模式，并与所述预定的I/O口连接；

所述芯片执行预定的时钟校准代码；

计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1以及所述时钟校准代码在所述预定时间段内的执行总拍数N2；

通过公式Δ=f0-f＝f0-f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ；其中，f为所述芯片的内部时钟的实际时钟频率，f0为所述芯片的内部时钟的设计频率f0；

记录所述偏差值Δ作为芯片的内部时钟的校准值。

2.根据权利要求1所述的方法，其特征在于，

所述计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1以及所述时钟校准代码在所述预定时间段内的执行总拍数N2包括：至少二次的计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1以及所述时钟校准代码在所述预定时间段内的执行总拍数N2，得到包括至少二组N1、N2的数据；

所述通过公式Δ=f0-f＝f0-f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ包括：根据所述至少二组包括N1、N2的数据，通过公式Δ=f0-f＝f0-f1*N1/N2分别计算得到所述芯片的内部时钟的至少二个偏差值Δ；

所述方法还包括：计算所述至少二个偏差值Δ的平均值；

所述记录所述偏差值Δ作为芯片的内部时钟的校准值包括：记录所述平均值作为芯片的内部时钟的校准值。

3.根据权利要求1或2所述的方法，其特征在于，所述预定频率f1大于所述芯片的内部时钟的设计频率f0的两倍。

4.根据权利要求3所述的方法，其特征在于，所述预定频率f1为12MHz，所述芯片的内部时钟的设计频率f0为32KHz。

5.一种芯片的内部时钟偏差的校准系统，其特征在于，包括：

晶振，用于外接与所述芯片，以使外接所述晶振后所述芯片执行指令的时钟为外接的所述晶振的时钟；所述晶振的频率为预定频率f1；

引脚配置单元，用于配置所述芯片的引脚以使所述芯片的内部时钟从一个预定的I/O口输出；

GPIO配置单元，用于将所述芯片的一个GPIO配置为输入模式，并与所述预定的I/O口连接；

执行单元，用于使所述芯片执行预定的时钟校准代码；

计数单元，用于计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1，以及计数所述时钟校准代码在所述预定时间段内的执行总拍数N2；

计算单元，用于通过公式Δ=f0-f＝f0-f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ；其中，f为所述芯片的内部时钟的实际时钟频率，f0为所述芯片的内部时钟的设计频率；

存储单元，用于记录所述偏差值Δ作为芯片时钟校准值。

6.根据权利要求5所述的系统，其特征在于，

所述计数单元，还用于至少二次的计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1，以及所述时钟校准代码在所述预定时间段内的执行总拍数N2，得到至少二组包括N1、N2的数据；

所述计算单元，还用于根据所述至少二组包括N1、N2的数据，通过公式Δ=f0-f＝f0-f1*N1/N2分别计算得到所述芯片的内部时钟的至少二个偏差值Δ；

所述系统还包括：平均单元，用于计算所述至少二个偏差值Δ的平均值；

所述存储单元，还用于记录所述平均值作为芯片的内部时钟的校准值。

7.根据权利要求5或6所述的方法，其特征在于，所述预定频率f1大于所述芯片的内部时钟的设计频率f0的两倍。

8.根据权利要求7所述的方法，其特征在于，所述预定频率f1为12MHz，所述芯片的内部时钟的设计频率f0为32KHz。