[发明专利]芯片的内部时钟偏差的校准方法及系统

说明书

技术领域

本发明涉及电子技术领域，具体涉及一种芯片的内部时钟偏差的校准方法及系统。

背景技术

在嵌入式系统中，芯片内部常常设置有一些定时时钟，以实现定时控制、定时测量或者延时动作，但由于IC（Integrated Circuit，集成电路）设计或者制造工艺的原因，嵌入式控制芯片中的定时时钟难免出现一定的个体差异，使得一些芯片中的定时时钟与设计标准有一定的偏差，这种偏差将会导致定时时间不准、芯片在应用时出现问题，导致事件的提前或推迟发生，例如应用在定时爆破时，如果定时不准，导致提前或者推迟爆破都会产生严重后果。

发明内容

本发明实施例所要解决的技术问题是提供一种芯片的内部时钟偏差的校准方法及系统，可为芯片的内部时钟提供校准，解决定时时钟与设计标准有偏差的问题。

本发明实施例提供一种芯片的内部时钟偏差的校准方法，包括：

为所述芯片外接频率为预定频率f1的晶振，以使芯片执行指令的时钟为外接的所述晶振的时钟；

配置所述芯片的引脚以使所述芯片的内部时钟从一个预定的I/O口输出；

将所述芯片的一个GPIO配置为输入模式，并与所述预定的I/O口连接；

所述芯片执行预定的时钟校准代码；

计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1以及所述时钟校准代码在所述预定时间段内的执行总拍数N2；

通过公式Δ=f0-f＝f0-f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ；其中，f为所述芯片的内部时钟的实际时钟频率，f0为所述芯片的内部时钟的设计频率f0；

记录所述偏差值Δ作为芯片的内部时钟的校准值。

相应的，本发明实施例还提供一种芯片的内部时钟偏差的校准系统，包括：

晶振，用于外接与所述芯片，以使外接所述晶振后所述芯片执行指令的时钟为外接的所述晶振的时钟；所述晶振的频率为预定频率f1；

引脚配置单元，用于配置所述芯片的引脚以使所述芯片的内部时钟从一个预定的I/O口输出；

GPIO配置单元，用于将所述芯片的一个GPIO配置为输入模式，并与所述预定的I/O口连接；

执行单元，用于使所述芯片执行预定的时钟校准代码；

计数单元，用于计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1，以及计数所述时钟校准代码在所述预定时间段内的执行总拍数N2；

计算单元，用于通过公式Δ=f0-f＝f0-f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ；其中，f为所述芯片的内部时钟的实际时钟频率，f0为所述芯片的内部时钟的设计频率；

存储单元，用于记录所述偏差值Δ作为芯片时钟校准值。

本发明提供一种芯片的内部时钟偏差的校准方法及系统，通过外接频率极为精准的晶振作为参考时钟，计数在预定时间段内芯片的内部时钟的电平翻转次数及代码执行拍数，由公式计算得到所述芯片的内部时钟的偏差值Δ，可对芯片的内部时钟的偏差实现精确地校准，确保芯片的内部时钟的精确性，提高芯片的使用良率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明芯片的内部时钟偏差的校准方法实施例一的流程图；

图2是本发明芯片的内部时钟偏差的校准方法实施例二的流程图；

图3是本发明芯片的内部时钟偏差的校准系统实施例一的流程图；

图4是本发明芯片的内部时钟偏差的校准系统实施例二的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中提供了一种芯片的内部时钟偏差的校准方法和系统，其核心思想是通过外接频率极为精准的晶振作为参考时钟，计数在预定时间段内芯片的内部时钟的电平翻转次数及代码执行拍数，由公式计算得到所述芯片的内部时钟的偏差值Δ，将该偏差值Δ作为芯片的内部时钟的校准值为芯片内部时钟提供校准。以下分别进行详细说明。

方法实施例一：