[发明专利]USB主机接口的免晶振实现电路和方法

摘要

一种USB主机接口的免晶振实现电路，包括一无输出电容LDO、一与无输出电容LDO相连的RC振荡器、一与RC振荡器相连的锁相环电路、一与锁相环电路相连的时钟自校准模块及一外部时钟基准，锁相环电路包括一锁相环模拟电路、一与锁相环模拟电路相连的多相位时钟产生电路、一与多相位时钟产生电路相连的可编程环路分频器及一与多相位时钟产生电路相连的比较时钟产生电路，时钟自校准模块包括一频率比较单元、一与频率比较单元相连的仲裁单元、一与仲裁单元相连的分频数粗调加减单元、一与仲裁单元相连的分频数细调加减单元及一存储单元。本发明进一步提供了一种USB主机接口的免晶振实现方法。本发明节省了外部晶振的使用成本。

主权项

一种USB主机接口的免晶振实现电路，该电路基于一RC振荡器和一锁相环，其特征在于：所述免晶振实现电路包括一无输出电容LDO、一与该无输出电容LDO相连的RC振荡器、一与该RC振荡器相连的锁相环电路、一与该锁相环电路相连的时钟自校准模块及一外部时钟基准，所述锁相环电路包括一锁相环模拟电路、一与该锁相环模拟电路相连的多相位时钟产生电路、一与该多相位时钟产生电路相连的可编程环路分频器及一与该多相位时钟产生电路相连的比较时钟产生电路，所述时钟自校准模块又包括一频率比较单元、一与该频率比较单元相连的仲裁单元、一与该仲裁单元相连的分频数粗调加减单元、一与该仲裁单元相连的分频数细调加减单元及一连接于该仲裁单元及该可编程环路分频器之间的存储单元。