[发明专利]USB主机接口的免晶振实现电路和方法

说明书

技术领域

本发明涉及USB接口的设计，具体涉及一种基于RC振荡器和锁相环的USB1.1/2.0主机接口的USB主机接口的免晶振实现电路和方法。

背景技术

USB协议指出：USB接口在数据传输时，USB主机会向设备发送同步包，该同步包可以起到时钟同步的作用。一般意义上，作为提供同步时钟的USB主机，其内部需要产生精确且稳定的系统时钟源，该时钟源应具有如下特征：a）精确的时钟频率；b）时钟频率的低温漂特性；c）时钟频率的高电源抑制比。在现行的大多数应用中，一般采用晶振作为输入时钟源来产生此系统时钟源。但是随着USB系列产品在价格竞争层面的愈演愈烈，USB接口的成本缩减逐渐成为产品成本缩减的重要一环，在这种趋势下，各种USB设备接口的免晶振方案应运而生，然而USB1.1/2.0主机接口的免晶振实现在业界并不常见。

目前为数不多的USB1.1/2.0主机接口的免晶振实现方案，大多数基于LC振荡器来进行设计，这是因为LC振荡器的振荡频率比较容易做到低温漂和高电源抑制比，并且具有较高的时钟精度和低时钟抖动。但是LC振荡器额外需要较大的版图面积，其面积甚至超过USB1.1/2.0主机接口本身的版图面积，这并不利于降低成本；另一方面，LC振荡器需要较高的功耗，该功耗在USB1.1/2.0主机接口的总功耗中占很大比例。

RC振荡器具有低成本、易实现、低功耗等特性，但是传统的RC振荡器并不适合做USB1.1/2.0主机接口的输入时钟源，因为其时钟频率具有不可忽视的温度漂移，电路中存在的一些失调因素也会对时钟频率产生重要影响，另外，传统的RC振荡频率的抗电源干扰能力不足。

发明内容

鉴于以上内容，有必要提供一种应用于USB1.1/2.0主机接口的USB主机接口的免晶振实现电路和方法。

一种USB主机接口的免晶振实现电路，该电路基于一RC振荡器和一锁相环，所述免晶振实现电路包括一无输出电容LDO、一与该无输出电容LDO相连的RC振荡器、一与该RC振荡器相连的锁相环电路、一与该锁相环电路相连的时钟自校准模块及一外部时钟基准，所述锁相环电路包括一锁相环模拟电路、一与该锁相环模拟电路相连的多相位时钟产生电路、一与该多相位时钟产生电路相连的可编程环路分频器及一与该多相位时钟产生电路相连的比较时钟产生电路，所述时钟自校准模块又包括一频率比较单元、一与该频率比较单元相连的仲裁单元、一与该仲裁单元相连的分频数粗调加减单元、一与该仲裁单元相连的分频数细调加减单元及一连接于该仲裁单元及该可编程环路分频器之间的存储单元。

一种USB主机接口的免晶振实现方法，其包括以下步骤：

构造一种电路，该电路包括：一无输出电容LDO、一与该无输出电容LDO相连的RC振荡器、一与该RC振荡器相连的锁相环电路、一与该锁相环电路相连的时钟自校准模块及一外部时钟基准，所述锁相环电路包括一锁相环模拟电路、一与该锁相环模拟电路相连的多相位时钟产生电路、一与该多相位时钟产生电路相连的可编程环路分频器及一与该多相位时钟产生电路相连的比较时钟产生电路，所述时钟自校准模块又包括一频率比较单元、一与该频率比较单元相连的仲裁单元、一与该仲裁单元相连的分频数粗调加减单元、一与该仲裁单元相连的分频数细调加减单元及一连接于该仲裁单元及该可编程环路分频器之间的存储单元。