[发明专利]USB主机接口的免晶振实现电路和方法

权利要求书

1.一种USB主机接口的免晶振实现电路，该电路基于一RC振荡器和一锁相环，其特征在于：所述免晶振实现电路包括一无输出电容LDO、一与该无输出电容LDO相连的RC振荡器、一与该RC振荡器相连的锁相环电路、一与该锁相环电路相连的时钟自校准模块及一外部时钟基准，所述锁相环电路包括一锁相环模拟电路、一与该锁相环模拟电路相连的多相位时钟产生电路、一与该多相位时钟产生电路相连的可编程环路分频器及一与该多相位时钟产生电路相连的比较时钟产生电路，所述时钟自校准模块又包括一频率比较单元、一与该频率比较单元相连的仲裁单元、一与该仲裁单元相连的分频数粗调加减单元、一与该仲裁单元相连的分频数细调加减单元及一连接于该仲裁单元及该可编程环路分频器之间的存储单元。

2.如权利要求1中所述的USB主机接口的免晶振实现电路，其特征在于：所述无输出电容LDO的一1A输出端与所述RC振荡器的一2A输入端以及所述锁相环电路的一3A输入端相连；所述无输出电容LDO的一1B输出端与所述RC振荡器的一2B输入端相连，所述无负载电容LDO的一1C输出端与所述RC振荡器的一2C输入端相连。

3.如权利要求2中所述的USB主机接口的免晶振实现电路，其特征在于：所述RC振荡器的一2D输出端与所述锁相环模拟电路的一4A输入端相连；所述锁相环模拟电路的一4B输入端与所述可编程环路分频器的一7A输出端相连。

4.如权利要求3中所述的USB主机接口的免晶振实现电路，其特征在于：所述锁相环模拟电路的一4C输出端与所述多相位时钟产生电路的一5A输入端相连；所述多相位时钟产生电路的一5B输出端与所述可编程环路分频器的一7D输入端相连；所述多相位时钟产生电路的一5C输出端与所述比较时钟产生电路的一6A输入端相连；所述比较时钟产生电路的一6B输出端与所述频率比较单元的一9A输入端相连。

5.如权利要求4中所述的USB主机接口的免晶振实现电路，其特征在于：所述频率比较单元的一9B输入端与所述外部时钟基准的一14A端相连；所述频率比较单元的一9C输出端与所述仲裁单元的一10A输入端相连；所述仲裁单元的一10E输入端与所述存储单元的一13B输出端相连；所述仲裁单元的一10B输出端与所述分频数粗调加减单元的一11A输入端相连；所述仲裁单元的一10C输出端与所述分频数细调加减单元的一12A输入端相连；所述仲裁单元的一10D输出端与所述存储单元的一13A输入端相连；所述分频数粗调加减单元的一11B输入端、所述分频数细调加减单元的一12B输入端、所述存储单元的一13C输出端以及所述可编程环路分频器的一7B输入端相连；所述分频数细调加减单元的一12C输入端、所述存储单元的一13D输出端以及所述可编程环路分频器的一7C输入端相连。