[发明专利]半导体器件有效
申请号: | 201210186284.9 | 申请日: | 2009-01-15 |
公开(公告)号: | CN102693746A | 公开(公告)日: | 2012-09-26 |
发明(设计)人: | 筱原稔;荒木诚;杉山道昭 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G11C5/02 | 分类号: | G11C5/02;G11C5/06;H01L23/538;H01L25/065;H01L25/18 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 陈伟;孟祥海 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件,其具有在布线衬底上层叠了存储器芯片和控制器芯片的封装结构,提高了连接存储器芯片和控制器芯片的布线的自由度。存储卡(1A)具有布线衬底(2)、层叠于其主面上的4片存储器芯片(M1~M4)、安装于最上层存储器芯片(M4)表面上的控制器芯片(3)和中介片(4)。存储器芯片(M1~M4)分别以其长边与布线衬底(2)的长边朝向相同方向的状态层叠于布线衬底(2)的表面上。最下层的存储器芯片(M1)为避免与布线衬底(2)的焊盘(9)重叠而以在存储卡(1A)的前端部方向错开预定距离的状态安装于布线衬底(2)上。层叠于存储器芯片(M1)上的3片存储器芯片(M2~M4)配置成其形成有焊盘(6)的一侧的短边位于存储卡(1A)的前端部。 | ||
搜索关键词: | 半导体器件 | ||
【主权项】:
一种半导体器件,以层叠有多片上述存储器芯片的状态被安装在布线衬底的主面上,其特征在于:在上述多片存储器芯片的各自的第一边上形成有第一端子,上述多片存储器芯片在与上述第一边正交的方向上错开而层叠,以使各自的上述第一边的第一端子露出,上述多片存储器芯片内的最下层的存储器芯片的第一边与上述布线衬底的第一边并列而配置,当设上述多片存储器芯片的片数为n片时,在同一方向上连续错开的存储器芯片的片数为n/2片以下且为2片以上,其中n为4以上,上述多片存储器芯片内的除了最上层的存储器芯片、且在同一方向上连续错开的多片存储器芯片组中的最上层的存储器芯片,与组内的其他存储器芯片以上述第一边错开180度的状态而层叠。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201210186284.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种牙膏挤压装置
- 下一篇:带有增量改变的高效不可变句法表示