[发明专利]一种CMOS器件及其制作方法无效

专利信息
申请号: 201210175119.3 申请日: 2012-05-31
公开(公告)号: CN102664166A 公开(公告)日: 2012-09-12
发明(设计)人: 姜海涛;狄增峰;卞建涛;薛忠营;魏星;张苗;王曦 申请(专利权)人: 中国科学院上海微系统与信息技术研究所
主分类号: H01L21/8238 分类号: H01L21/8238;H01L27/092
代理公司: 上海光华专利事务所 31219 代理人: 李仪萍
地址: 200050 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种CMOS器件及其制作方法,于具有SiO2层的Si衬底中分别形成第一深度的第一凹槽及大于所述第一深度的第二深度的第二凹槽,于所述第一凹槽及第二凹槽内分别形成Ge层、止刻层以及Ⅲ-Ⅴ族半导体层,然后采用选择性腐蚀技术刻蚀上述结构至所述第一凹槽内的Ge层,并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层处于同一平面,最后在所述Ge层上制作PMOS器件,在所述Ⅲ-Ⅴ族半导体层上制作NMOS器件以完成所述CMOS器件的制作。本发明只需在外延后通过选择性腐蚀工艺及抛光工艺即可获得具有Ge层及Ⅲ-Ⅴ族半导体层混合材料沟道的衬底,工艺简单,有利于降低成本;在该衬底上制备CMOS器件,具有较高的工作速度,有利于提高器件的性能。
搜索关键词: 一种 cmos 器件 及其 制作方法
【主权项】:
一种CMOS器件的制作方法,其特征在于,所述制作方法至少包括步骤:1)提供一Si衬底,并于所述Si衬底上形成具有第一厚度的SiO2层;2)刻蚀所述SiO2层及Si衬底,形成至少一个达到第一深度的第一凹槽;并刻蚀所述SiO2层及Si衬底,形成至少一个达到第二深度的第二凹槽,且所述第二深度大于所述第一深度;3)于所述第一凹槽及第二凹槽内形成Ge层,且使所述第一凹槽内的Ge层的上表面高于所述Si衬底的上表面,所述第二凹槽内的Ge层的上表面低于所述Si衬底的上表面;4)于所述Ge层表面形成止刻层;5)于所述止刻层表面形成Ⅲ‑Ⅴ族半导体层,且使所述第二凹槽内的Ⅲ‑Ⅴ族半导体层的上表面高于所述第一凹槽内的Ge层的上表面;6)刻蚀上述所得结构的表面直至露出所述第一凹槽内的Ge层,并使所述Ge层、SiO2层及Ⅲ‑Ⅴ族半导体层的上表面处于同一平面;7)于所述Ge层制备PMOS器件,于所述Ⅲ‑Ⅴ族半导体层制备NMOS器件。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201210175119.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top