[发明专利]一种CMOS器件及其制作方法

说明书

技术领域

本发明属于半导体领域，特别是涉及一种CMOS器件及其制作方法。

背景技术

金属氧化物半导体场效应(MOS)晶体管可分为N沟道与P沟道两大类，P沟道硅MOS场效应晶体管在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不通导，栅极上加有足够的负电压(源极接地)时，栅极下的N型硅表面呈现P型反型层，成为连接源极和漏极的沟道。改变栅压可以改变沟道中的电子密度，从而改变沟道的电阻。这种MOS场效应晶体管称为P沟道增强型场效应晶体管。如果N型硅衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小。这样的MOS场效应晶体管称为P沟道耗尽型场效应晶体管。统称为PMOS晶体管。

P沟道MOS晶体管的空穴迁移率低，因而在MOS晶体管的几何尺寸和工作电压绝对值相等的情况下，PMOS晶体管的跨导小于N沟道MOS晶体管。此外，P沟道MOS晶体管阈值电压的绝对值一般偏高，要求有较高的工作电压。它的供电电源的电压大小和极性,与双极型晶体管——晶体管逻辑电路不兼容。PMOS因逻辑摆幅大，充电放电过程长，加之器件跨导小，所以工作速度更低，在NMOS电路(见N沟道金属-氧化物—半导体集成电路)出现之后，多数已为NMOS电路所取代。只是,因PMOS电路工艺简单,价格便宜，有些中规模和小规模数字控制电路仍采用PMOS电路技术。

CMOS由PMOS管和NMOS管共同构成，它的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间要么PMOS导通、要么NMOS导通、要么都截至，比线性的三极管（BJT）效率要高得多，因此功耗很低。因此，CMOS在半导体领域有着极为广泛的应用，也是当今半导体器件最重要的基本构件之一。

1965年，Gordon Moore做出“芯片上的晶体管数目随着时间指数增长，单位面积上的晶体管每18个月翻一番”的预言。随着场效应管特征尺寸的不断缩小，其器件性能越来越高，工作速度也越来越快，但其特征尺寸已接近Si材料的极限。必须采取新的技术来提高性能(新材料、新结构、新工艺)。其中，引入新的沟道材料是主要革新途径。研究表明Ge具有较高的空穴迁移率、Ⅲ-Ⅴ族半导体材料具有较高的电子迁移率，因此将上述沟道材料与当前半导体Si工艺集成已成为获得高性能CMOS器件的重要技术途径。

因此提供一种工艺简单、低成本、高性能的混合材料沟道及CMOS器件的制备方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种CMOS器件及其制作方法，以提供一种工艺简单、低成本、高性能的混合材料沟道及CMOS器件的制备方法及一种高性能的CMOS器件。

为实现上述目的及其他相关目的，本发明提供一种CMOS器件的制作方法，所述制作方法至少包括步骤：1）提供一Si衬底，并于所述Si衬底上形成具有第一厚度的SiO₂层；2）刻蚀所述SiO₂层及Si衬底，形成至少一个达到第一深度的第一凹槽；并刻蚀所述SiO₂层及Si衬底，形成至少一个达到第二深度的第二凹槽，且所述第二深度大于所述第一深度；3）于所述第一凹槽及第二凹槽内形成Ge层，且使所述第一凹槽内的Ge层的上表面高于所述Si衬底的上表面，所述第二凹槽内的Ge层的上表面低于所述Si衬底的上表面；4）于所述Ge层表面形成止刻层；5）于所述止刻层表面形成Ⅲ-Ⅴ族半导体层，且使所述第二凹槽内的Ⅲ-Ⅴ族半导体层的上表面高于所述第一凹槽内的Ge层的上表面；6）刻蚀上述所得结构的表面直至露出所述第一凹槽内的Ge层，并使所述Ge层、SiO₂层及Ⅲ-Ⅴ族半导体层的上表面处于同一平面；7）于所述Ge层制备PMOS器件，于所述Ⅲ-Ⅴ族半导体层制备NMOS器件。

在本发明的CMOS器件的制作方法中，采用选择性外延技术形成所述Ge层、止刻层以及Ⅲ-Ⅴ族半导体层。

在本发明的CMOS器件的制作方法中，所述Ⅲ-Ⅴ族半导体层的材料为GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb或上述材料的任意组合。

在本发明的CMOS器件的制作方法中，所述止刻层为Si_xGe_yC_zSn_(1-x-y-z)层、组分不同于所述Ⅲ-Ⅴ族半导体层的第二Ⅲ-Ⅴ族半导体层、B或P掺杂的SiGe层、B或P掺杂的Ⅲ-Ⅴ族半导体层。