[发明专利]优化版图栅长的方法及其装置有效
| 申请号： | 201210062173.7 | 申请日： | 2012-03-09 |
| 公开（公告）号： | CN102663155A | 公开（公告）日： | 2012-09-12 |
| 发明（设计）人： | 吴玉平;刘磊;陈天佐;吕志强 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 逯长明;王宝筠 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种优化版图栅长的方法，包括：根据集成电路设计版图的具有寄生参数的电路网表，获得集成电路设计版图中每个标准单元的各个节点的当前延时时间和极限延时时间；根据标准单元中每个节点的当前延时时间和极限延时时间，获得各个节点对应的栅长调整长度；按照每个标准单元中各个节点对应的栅长的调整长度，将集成电路设计版图中的栅沿栅长方向增加相应的调整长度，并对集成电路版图中的图形进行相应调整，以保持集成电路版图中的图形之间的相对位置关系不变。通过极限延时时间确定各标准单元内各个节点允许的栅长的调整长度，这样在满足原电路时序的前提下，进一步延长栅长，从整个电路上降低器件的泄漏电流，并保证原有设计规则。 | ||
| 搜索关键词： | 优化 版图 方法 及其 装置 | ||
【主权项】：
一种优化版图栅长的方法，集成电路设计版图内的栅沿同一方向设置，其特征在于，包括：S1，根据集成电路设计版图的具有寄生参数的电路网表的仿真结果，获得集成电路设计版图中每个标准单元的各个节点的当前延时时间和极限延时时间；S2，根据标准单元中每个节点的当前延时时间和极限延时时间，获得每个标准单元中各个节点对应的栅长的调整长度；S3，按照每个标准单元中各个节点对应的栅长的调整长度，将集成电路设计版图中的栅沿栅长方向增加相应的调整长度，并对集成电路版图中的图形进行相应调整，以保持集成电路版图中的图形之间的相对位置关系不变。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210062173.7/，转载请声明来源钻瓜专利网。
