[发明专利]一种集成电路应力退化的多功能测试电路和测试方法

摘要

本发明属于集成电路可靠性测试技术领域，具体涉及一种集成电路应力退化的多功能测试电路和测试方法。测试电路的核心部分以环形振荡器为基础，增加若干辅助晶体管、开关晶体管和控制端。应用本发明的电路和方法，可以分别对环振反相器中的pMOSFETs或者nMOSFETs施加负偏压温度不稳定性、正偏压温度不稳定性、热空穴注入或热电子注入应力，也可以使环振处于正常振荡和应力振荡状态，还可以使环振中反相器的pMOSFETs或nMOSFETs处在电荷泵浦的测量状态。环振反相器中MOSFETs的退化既可以通过应力后环振振荡频率的变化来表征，也可以通过环振中pMOSFETs或nMOSFETs的CP电流（Icpp或Icpn）的变化来表征。

主权项

一种集成电路应力退化的多功能测试电路，其特征在于包括一个核心电路，该核心电路包含一个环形振荡器RO_CP（1）；在环形振荡器RO_CP（1）的每两级反相器之间，接入一组辅助的pMOSFET（11）和nMOSFET（12），其中辅助pMOSFETs和nMOSFETs的源分别接环形振荡器RO_CP的高电位Vdd1（201）和低电位Vss（202），每组pMOSFET和nMOSFET的漏连在一起，通过开关晶体管S1（13）和开关晶体管S2（14）分别与前级反相器的输出和后级反相器的输入相连；所有辅助pMOSFETs的栅极连在一起，并接到第一控制端Vp（203），所有辅助nMOSFETs的栅极连在一起，并接到第二控制端Vn（204）；所有开关晶体管S1的栅极连在一起，并接到第三控制端VS1（205），所有开关晶体管S2的栅极连在一起，并接到第四控制端VS2（206）；环形振荡器RO_CP所有反相器中的pMOSFETs的衬底连在一起，单独接到一个外部连接端Icpp（207）；环形振荡器RO_CP所有反相器中的nMOSFETs的衬底连在一起，单独接到一个外部连接端Icpn（208）； 所有开关晶体管均为I/O器件，其工作电压高于核心电路的工作电压，以避免高电平传输时的阈值损失；所述的核心电路，还包含一个分频系数为N的第一分频电路（3）和第一缓冲电路（4）；核心电路（1）的输出连到第一分频电路（3）的输入，第一分频电路（3）的输出连到第一缓冲电路（4）的输入，第一缓冲电路（4）的输出连到一个外部测量端OUT1（209）。