[发明专利]一种集成电路应力退化的多功能测试电路和测试方法

说明书

技术领域

本发明属于集成电路可靠性测试技术领域，具体涉及一种集成电路应力退化的测试电路和测试方法。

背景技术

偏压温度不稳定性（BTI）和热载流子注入（HCI）是影响互补型金属氧化物半导体场效应晶体管（CMOSFET）可靠性的两个基本问题。对于由SiO2或者SiON栅介质构成的纳米尺度CMOSFETs，pMOSFET的负偏压温度不稳定性（NBTI）是影响器件寿命的主要原因。但是，对于由高k栅介质构成的CMOSFETs，nMOSFET的正偏压温度不稳定性（PBTI）以及p和nMOSFET的HCI都对器件可靠性有重要影响。

BTI和HCI退化造成MOSFETs的驱动电流减小，或者器件延迟的增加。在CMOS电路的层次上，上述退化可以利用环形振荡器（环振或RO）在应力后的频率变化来表征。其中最简单的一种测量电路是以单个RO为核心，通过控制端（OE）和电源端的电压变化，使RO分别处在静态应力、动态应力或者正常振荡状态[V. Reddy et al., Impact of NBTI on Digital Circuit Reliability, IRPS,2002, p.248]。单RO构成的电路虽然结构简单，但频率变化的测量精度不高。提高测量精度的改进方法是在电路中使用两个RO，其中一个RO作为参照，不加应力，另一个RO施加应力，通过相位比较器测量两个RO的频率差（Δf），从而获得应力后RO的退化特性 [T. H. Kim, R. Persaud, and C. H. Kim, Silicon Odometer: An On-Chip Reliability Monitor for Measuring Frequency Degradation of Digital Circuits, IEEE JSSC vol.43, p.874, 2008]。

在如上所述的测量方法中，可以结合动态应力退化（同时包含BTI和HCI）和静态应力退化（仅包含BTI）测量结果，区分RO中CMOSFETs的BTI和HCI的退化贡献，但无法区分CMOSFETs中pMOSFETs的NBTI和nMOSFETs的PBTI退化，也无法区分pMOSFETs和nMOSFETs的HCI退化 [J. Keane et al., On-chip reliability monitors for measuring circuit degradation, Microelectronics Reliability, vol. 50, p.1039, 2010]。由于nMOSFETs的PBTI退化和pMOSFETs的NBTI退化具有不同的机理，对电路的退化或寿命模型会有不同的贡献，因此，在电路的退化测量中区分nMOSFETs的PBTI退化和pMOSFETs的NBTI退化对预测集成电路的工作寿命是需要的。类似地，在电路中对pMOSFETs和nMOSFETs独立地施加HCI应力，测量应力后HCI退化也是需要的。

MOSFET的BTI和HCI退化的物理原因是应力下沟道/介质之间界面缺陷（界面态）的产生和介质内部缺陷或电荷的产生。由于应力产生的界面态、介质缺陷和注入电荷（氧化层电荷）对器件的电学特性具有不同的影响，发展能够区分应力下产生的界面态、介质缺陷和注入电荷的测量方法，对于建立MOS器件和电路的退化模型，表征器件和电路的寿命是有应用价值的。

传统测量MOSFET界面态密度的方法是电荷泵浦（CP）的方法。这是一种外部测量方法，激励信号由外加脉冲发生器提供，通过电缆和探针连到待测MOSFET的引出焊盘（Pad）上。这一方法用于测量纳米尺度的MOSFET时遇到很大的困难。由于器件面积（W×L）太小，在常用的激励脉冲频率下（￡MHz），CP电流Icp太小，无法测量。如果提高激励脉冲频率，由于电缆、探针等测量系统的寄生效应，MOSFET的Icp会被寄生信号所掩盖。为了解决纳米尺度MOSFET的CP测量，国际上提出片上测量CP的方法 [R. Fernandez et al., AC NBTI studied in the 1Hz-2GHz range on dedicated on-chip CMOS circuits, IEDM 2006, p.1039]，即把被测器件和产生激励脉冲的电路集成在一起，使CP的激励频率可达2GHz。但上述测量方法中的被测器件还是离散的（单个器件），即被测器件不构成任何形式的电路。器件的应力退化只能通过静态特性如IdVg和Icp来反映，无法通过器件的动态特性如延迟来反映，因此无法与电路的应用直接联系在一起。

发明内容