[发明专利]形成半导体器件的图案的方法无效
| 申请号： | 201110420091.0 | 申请日： | 2011-12-15 |
| 公开（公告）号： | CN102543851A | 公开（公告）日： | 2012-07-04 |
| 发明（设计）人： | 安明圭 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/027 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;许伟群 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种形成半导体器件的图案的方法，包括以下步骤：在包括第一区域、第二区域和第三区域的叠层之上形成硬掩模层；在第一区域的硬掩模层上形成第一图案，在第二区域和第三区域的硬掩模层上形成第二图案和第三图案，所述第二图案和第三图案包括第一辅助层和形成在所述第一辅助层的两侧上的间隔件；通过刻蚀经由第一图案、第二图案和第三图案暴露出的硬掩模层来形成硬掩模图案；以及通过刻蚀经由硬掩模图案暴露出的叠层，在第一区域中形成字线、在第二区域中形成虚设字线以及在第三区域中形成选择线。 | ||
| 搜索关键词： | 形成 半导体器件 图案 方法 | ||
【主权项】：
一种形成半导体器件的图案的方法，包括以下步骤：在包括第一区域、第二区域和第三区域的叠层之上形成硬掩模层；在所述第一区域的硬掩模层上形成第一图案，在所述第二区域和所述第三区域的硬掩模层上形成第二图案和第三图案，所述第二图案和第三图案包括第一辅助层和形成在所述第一辅助层的两侧上的间隔件；通过刻蚀由所述第一图案、第二图案和第三图案暴露出的硬掩模层来形成硬掩模图案；以及通过刻蚀经由所述硬掩模图案暴露出的所述叠层，在所述第一区域中形成字线，在所述第二区域中形成虚设字线以及在所述第三区域中形成选择线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110420091.0/，转载请声明来源钻瓜专利网。
- 上一篇：煤矿安全监察设备专用箱
- 下一篇：一种纳米稀土发光道路凸起标志
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
