[发明专利]形成半导体器件的图案的方法

说明书

相关申请的交叉引用

本申请要求2010年12月15日提交的申请号为10-2010-0128297的韩国专利申请的优先权，本文通过引用包括该申请的全部内容。

技术领域

本发明的示例性实施例涉及形成半导体器件的图案的方法，更具体而言，涉及能够降低栅线之间的间隔误差值的形成半导体器件的图案的方法。

背景技术

形成半导体器件的图案被以各种尺寸形成。例如，NAND快闪存储器件包括多个串，所述多个串形成在NAND快闪存储器件的存储器单元阵列区中。所述串中的每一个包括源选择晶体管、漏选择晶体管和耦接在源选择晶体管与漏选择晶体管之间的多个存储器单元。源选择晶体管的栅与源选择线相耦接，漏选择晶体管的栅与漏选择线相耦接，而存储器单元的栅与各个字线相耦接。此外，在漏选择晶体管与存储单元之间以及在源选择晶体管与存储单元之间可以形成有虚设(dummy)元件，从而防止发生干扰现象。虚设元件与虚设字线相耦接，所述虚设字线为通过字线(passing word line)。通常，串的漏选择线和源选择线被形成为具有比字线更宽的宽度，而字线被形成为具有比曝光分辨率极限更窄的宽度，从而提高器件的集成度。

为了形成上述每个都具有比曝光极限更窄的宽度的字线，提出了间隔件图案化技术(spacer patterning technology，SPT)。

图1A、图1B和图2是表示采用现有的间隔件图案化技术来形成半导体器件的图案的方法的图。

参照图1A，首先，形成多个第一辅助图案1，所述多个第一辅助图案1通过插入其间的沟槽T彼此间隔开。在第一辅助图案1的表面上形成间隔件层，并通过使用回蚀工艺来刻蚀间隔件层而在沟槽T的侧壁上形成间隔件3。

例如，在NAND快闪存储器件中，可以在将要形成有存储器单元的存储器单元区R1、将要形成有虚设元件的虚设区R2以及将要形成有漏选择晶体管或源选择晶体管的选择晶体管区R3中形成间隔件3。虚设区R2被设置在存储单元区R1与选择晶体管区R3之间。第一辅助图案1中的一个被设置在虚设区R2与选择晶体管区R3的边界处，并且包括设置在虚设区R2中的一个侧壁和设置在选择晶体管区R3中的另一侧壁。此外，第一辅助图案1中的一些被设置在存储器单元R1中。

形成在第一辅助图案1的被设置在虚设区R2中的侧壁上的间隔件3的宽度W1限定虚设字线的宽度。此外，形成在第一辅助图案1的被设置在存储器单元区R2中侧壁上的间隔件3的宽度W1限定字线的宽度。此外，存储器单元区R1中间隔件3之间的间隔L1限定字线之间的间隔。存储器单元区R1与虚设区R2边界处的间隔件之间的间隔L2限定字线与虚设字线之间的间隔，并且可以与存储器单元区R1中的间隔件3之间的间隔L1相同。形成在选择晶体管区R3与虚设区R2的边界处的第一辅助图案1的宽度L3可以比存储器单元区R1中间隔件3之间的间隔L1更宽。

与此同时，由于工艺特性的原因，间隔件3具有相同的宽度W1。因此，为了形成具有比字线更宽的宽度的漏选择线或源选择线(下文称“选择线”)，需要在选择晶体管区R3中形成具有比间隔件的宽度W1更宽的宽度的图案。

参照图1B，去除第一辅助图案1，并且在选择晶体管区R3中形成限定选择线宽度的第二辅助图案5。第二辅助图案5具有比间隔件的宽度W1更宽的宽度W2。

为了形成第二辅助图案5，需要进一步执行光刻工艺。为此，第二辅助图案5与间隔件3之间的间隔L4是根据光刻工艺中使用的曝光掩模的对准程度而确定的。通常，当将用于形成第二辅助图案5的曝光掩模对准时，存在±20nm的对准误差。这使得难以一致地形成第二辅助图案5与间隔件3之间的间隔L4。

可以通过使用间隔件3和通过以上工艺形成的第二辅助图案5来形成半导体器件的图案。下面参照图2描述使用间隔件3和第二辅助图案5形成半导体器件的图案的方法。

图2是表示现有的半导体器件的一部分的截面图。更具体而言，图2是表示NAND快闪存储器件的栅线的截面图。