[发明专利]消除DDR3负载差异影响的传输线结构及形成方法、内存结构有效
| 申请号： | 201110302022.X | 申请日： | 2011-09-30 |
| 公开（公告）号： | CN103035279A | 公开（公告）日： | 2013-04-10 |
| 发明（设计）人： | 高剑刚;王彦辉;刘耀;丁亚军;王玲秋;李滔;贾福桢 | 申请（专利权）人： | 无锡江南计算技术研究所 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C5/06 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 骆苏华 |
| 地址： | 214083 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。 | ||
| 搜索关键词： | 消除 ddr3 负载 差异 影响 传输线 结构 形成 方法 内存 | ||
【主权项】：
一种消除DDR3负载差异影响的传输线结构的形成方法，所述传输线结构包括第一类传输线和第二类传输线，分别适于在第一负载和第二负载下传输信号，所述第一负载大于所述第二负载；其特征在于，包括：确定所述第一类传输线和第二类传输线的本征参数；基于所述第一类传输线的本征参数和所述第一负载的负载容值确定所述第一类传输线的第一等效参数；基于所述第二类传输线的本征参数和所述第二负载的负载容值确定所述第二类传输线的第二等效参数；根据所述第一等效参数确定所述第一类传输线在第一负载下的目标延迟；调整所述第二等效参数至第三等效参数，以使所述第二类传输线在第二负载下的等效延迟与所述第一类传输线在第一负载下的目标延迟相匹配；分别基于所述第一等效参数和所述第三等效参数形成基本传输线和特殊传输线，所述基本传输线和特殊传输线构成所述传输线结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡江南计算技术研究所，未经无锡江南计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110302022.X/，转载请声明来源钻瓜专利网。
- 上一篇：防刮伤车用反光镜
- 下一篇：多功能数学教学用圆规
