[发明专利]消除DDR3负载差异影响的传输线结构及形成方法、内存结构

说明书

技术领域

本发明涉及内存技术领域，特别涉及一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构。

背景技术

内存是计算机中重要的部件之一，计算机中所有程序的运行都在内存中进行，因此内存的性能好坏对于计算机的影响很大。内存一般采用半导体存储单元，包括随机存储器(RAM)、只读存储器(ROM)以及高速缓存(Cache)。其中，随机存储器是最重要的存储器，计算机的CPU可以从中读取数据，也可以写入数据，但当计算机关闭时，存于其中的数据就会丢失。随着技术的发展，随机存储器的存取速度在不断提高、其容量也在不断增大。

现如今，同步动态随机存储器(Synchronous Dynamic Random Access Memory，SDRAM)在计算机、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域广泛应用，其中同步是指存储器工作需要同步时钟，内部的命令的发送与数据的传输都以同步时钟为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。目前，SDRAM已发展到了第四代，即通常所说的DDR3 SDRAM，相比于前一代产品DDR2 SDRAM，DDR3 SDRAM具有更高的运行效能和更低的电压。

但是现有技术中，随着DDR3 SDRAM高速接口信号的频率不断增加，对接口信号的时序完整性(即上文所述的存储器工作需要同步时钟，内部的命令的发送与数据的传输都以同步时钟为基准)的要求越来越严格。通常在DDR3的地址/命令/控制/时钟信号的传输中，采用的是一种串推形式的传输线结构将内存控制器发出的信号传输到内存模组中，但是由于不同种类的信号驱动的信号负载个数(即存储器的个数)不同，例如，地址/命令信号驱动的负载较多，而控制/时钟信号驱动的负载较少，这样的负载差异将导致信号传输延迟偏斜的差异。

更多关于内存以及传输线结构的技术方案可以参考公开号为US2007263475A1的美国专利申请文件：使用共模差分的DDR2 SDRAM的数据信号控制信号的传输(Using Common Mode Differential Data Signals Of DDR2 SDRAM For Control Signal Transmission)，但同样没有解决上述问题。

发明内容

本发明解决的问题是在内存控制器向内存模组传输信号过程中，消除传输线上由于不同种类信号驱动的负载差异而引起的传输延迟偏斜差异，提高信号传输中信号的时序完整性。

为解决上述问题，本发明实施例提供一种消除DDR3负载差异影响的传输线结构的形成方法，所述传输线结构包括第一类传输线和第二类传输线，分别适于在第一负载和第二负载下传输信号，所述第一负载大于所述第二负载；包括：确定所述第一类传输线和第二类传输线的本征参数；基于所述第一类传输线的本征参数和所述第一负载的负载容值确定所述第一类传输线的第一等效参数；基于所述第二类传输线的本征参数和所述第二负载的负载容值确定所述第二类传输线的第二等效参；根据所述第一等效参数确定所述第一类传输线在第一负载下的目标延迟；调整所述第二等效参数至第三等效参数，以使所述第二类传输线在第二负载下的等效延迟与所述第一类传输线在第一负载下的目标延迟相匹配；分别基于所述第一等效参数和所述第三等效参数形成基本传输线和特殊传输线，所述基本传输线和特殊传输线构成所述传输线结构。

可选地，所述确定所述第一类传输线和第二类传输线的本征参数包括：根据所述第一类传输线的单位电感值和单位电容值确定所述第一类传输线的本征参数；根据所述第二类传输线的单位电感值和单位电容值确定所述第二类传输线的本征参数。

可选地，基于所述第一类传输线的本征参数和所述第一负载的负载容值确定所述第一类传输线的第一等效参数包括：根据所述第一类传输线的单位电感值和单位电容值以及所述第一负载的负载容值确定所述第一类传输线的第一等效参数。

可选地，基于所述第二类传输线的本征参数和所述第二负载的负载容值确定所述第二类传输线的第二等效参数包括：根据所述第二类传输线的单位电感值和单位电容值以及所述第二负载的负载容值确定所述第二类传输线的第二等效参数。

可选地，所述根据所述第一等效参数确定所述第一类传输线在第一负载下的目标延迟包括：根据所述第一类传输线的长度以及信号在所述第一类传输线上的传输速度确定所述第一类传输线在第一负载下的目标延迟。