[发明专利]画素结构及其制作方法有效
申请号: | 201110192504.4 | 申请日: | 2011-06-28 |
公开(公告)号: | CN102244037A | 公开(公告)日: | 2011-11-16 |
发明(设计)人: | 游镇宇;李振岳;陈明炎 | 申请(专利权)人: | 友达光电股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 郭蔚 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种画素结构的制作方法。于基板上形成图案化半导体层,包括下电极、源极掺杂区、漏极掺杂区以及通道区。于图案化半导体层上形成栅介电层。于栅介电层上形成图案化第一金属层,包括栅极、扫描线及共享电极,通道区位于栅极下方。于图案化第一金属层上依序形成第一介电层与第一保护层。于第一保护层上形成图案化第二金属层,包括源极、漏极及数据线,数据线位于共享电极上方且两者之间配置有第一介电层与第一保护层。于图案化第二金属层上形成第二保护层。于第二保护层上形成与漏极电性连接的画素电极。 | ||
搜索关键词: | 结构 及其 制作方法 | ||
【主权项】:
一种画素结构的制作方法,包括:于一基板上形成一图案化半导体层,该图案化半导体层包括一下电极、一源极掺杂区、一漏极掺杂区以及一通道区,其中该下电极与该漏极掺杂区电性连接;于该图案化半导体层上形成一栅介电层;于该栅介电层上形成一图案化第一金属层,该图案化第一金属层包括一栅极、一扫描线以及一共享电极,其中该通道区位于该栅极下方;于该图案化第一金属层上形成一第一介电层;于该第一介电层上形成一第一保护层;于该第一保护层上形成一图案化第二金属层,该图案化第二金属层包括一源极、一漏极以及与该源极电性连接的一数据线,其中该源极与该漏极分别与该源极掺杂区及该漏极掺杂区电性连接,该数据线位于该共享电极上方且两者之间配置有该第一介电层与该第一保护层;于该图案化第二金属层上形成一第二保护层;以及于该第二保护层上形成一画素电极,该画素电极与该漏极电性连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于友达光电股份有限公司,未经友达光电股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110192504.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造