[发明专利]画素结构及其制作方法

说明书

【技术领域】

本发明是有关于一种画素结构及其制作方法，且特别是有关于一种具有高开口率的画素结构及其制作方法。

【背景技术】

显示器为人与信息的沟通界面，目前以平面显示器为主要发展的趋势。平面显示器主要分为下列几种：有机电激发光显示器(organic electroluminescence display)、等离子体显示器(plasma display panel)以及薄膜晶体管液晶显示器等(thin film transistor liquid crystal display)。其中，低温多晶硅薄膜晶体管液晶显示器的优点在于其厚度薄、重量轻、分辨率佳，特别适合应用于要求轻巧省电的行动终端产品上。

虽然低温多晶硅薄膜晶体管的画素具有上述优点，然而其制程可能导致栅极的侧壁倾斜(taper)，因此后续必须使用具有较大厚度的栅介电层才能达到良好的阶梯覆盖(step coverage)，但厚度较大的栅介电层会使储存电容变小。为了要维持适当的储存电容，必须增加形成储存电容的导体面积，然而由于储存电容通常配置于显示区中，因此此举会导致画素结构的开口率下降。

【发明内容】

本发明提供一种画素结构的制作方法，可节省光罩使用的数量，且使画素结构具有高开口率。

本发明提供一种画素结构，具有高开口率。

本发明提出一种画素结构的制作方法。于一基板上形成一图案化半导体层，图案化半导体层包括一下电极、一源极掺杂区、一漏极掺杂区以及一通道区，其中下电极与漏极掺杂区电性连接。于图案化半导体层上形成一栅介电层。于栅介电层上形成一图案化第一金属层，图案化第一金属层包括一栅极、一扫描线以及一共享电极，其中通道区位于栅极下方。于图案化第一金属层上形成一第一介电层。于第一介电层上形成一第一保护层。于第一保护层上形成一图案化第二金属层，图案化第二金属层包括一源极、一漏极以及与源极电性连接的一数据线，其中源极与漏极分别与源极掺杂区及漏极掺杂区电性连接，数据线位于共享电极上方且两者之间配置有第一介电层与第一保护层。于图案化第二金属层上形成一第二保护层。于第二保护层上形成一画素电极，画素电极与漏极电性连接。

本发明另提出一种画素结构。画素结构包括一图案化半导体层、一栅介电层、一图案化第一金属层、一第一介电层、一第一保护层、一图案化第二金属层、一第二保护层以及一画素电极。图案化半导体层配置于一基板上，包括一下电极、一源极掺杂区、一漏极掺杂区以及一通道区，其中下电极与漏极掺杂区电性连接。栅介电层配置于图案化半导体层上。图案化第一金属层配置于栅介电层上，包括一栅极、一扫描线以及一共享电极，其中通道区位于栅极下方。第一介电层覆盖图案化第一金属层。第一保护层配置于第一介电层上。图案化第二金属层配置于第一保护层上，包括一源极、一漏极以及与源极电性连接的一数据线，其中源极与漏极分别与源极掺杂区及漏极掺杂区电性连接，数据线位于共享电极上方且两者之间配置有第一介电层与第一保护层。第二保护层覆盖图案化第二金属层。画素电极配置于第二保护层上且与漏极电性连接。

基于上述，在本发明的画素结构的制作方法中，是将共享电极配置于数据线下方，共享电极与下电极形成储存电容，于共享电极与数据线之间配置介电层与保护层，使得画素结构具有适当的储存电容与高开口率，且避免共享电极与数据线形成杂散电容。此外，本发明的画素结构的制作方法能维持使用六道光罩的优势，以简化制程并降低制作成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

【附图说明】

图1A至图1E为本发明的一实施例的画素结构的制作方法的流程上视示意图。

图2A至图2H为沿图1A至图1E的I-I’线与II-II’线的流程剖面示意图。

图3A为本发明的一实施例的画素结构的上视示意图。

图3B为沿图3A的I-I’线与II-II’线的剖面示意图。

【主要组件符号说明】

102、220：光阻层

102a、102b：部分

104a、104b、104c：多晶硅层

106：侧壁

108：掺杂区

200：画素结构

202：基板

210：半导体材料层

212：图案化半导体层

214：下电极

212a、212b：半导体图案

222：下电极光阻图案

224：第一光阻区块