[实用新型]高速锁存电路无效
| 申请号： | 201020537658.3 | 申请日： | 2010-09-21 |
| 公开（公告）号： | CN201766562U | 公开（公告）日： | 2011-03-16 |
| 发明（设计）人： | 全勇;武国胜 | 申请（专利权）人： | 四川和芯微电子股份有限公司 |
| 主分类号： | H03K3/013 | 分类号： | H03K3/013 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 610041 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种高速锁存电路，包括一用于锁存输入信号的锁存单元、一与所述锁存单元相连的信号输入单元及一与所述信号输入单元相连的时钟控制单元，所述时钟控制单元包括一第一开关元件、一与所述第一开关元件相连的第二开关元件及一与所述第二开关元件相连的反相器，所述第一开关元件与所述反相器共同连接一时钟信号输入端。本实用新型结构简单，减少了信号的触发时间，降低了误触发概率。 | ||
| 搜索关键词： | 高速 电路 | ||
【主权项】：
一种高速锁存电路，其特征在于：所述高速锁存电路包括一用于锁存输入信号的锁存单元、一与所述锁存单元相连的信号输入单元及一与所述信号输入单元相连的时钟控制单元，所述时钟控制单元包括一第一开关元件、一与所述第一开关元件相连的第二开关元件及一与所述第二开关元件相连的反相器，所述第一开关元件与所述反相器共同连接一时钟信号输入端。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川和芯微电子股份有限公司，未经四川和芯微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201020537658.3/，转载请声明来源钻瓜专利网。
