[实用新型]高速锁存电路

说明书

技术领域

本实用新型涉及一种锁存电路，尤指一种触发时间较短的高速锁存电路。

背景技术

锁存，就是把信号暂存以维持某种电平状态。锁存器，就是输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号到来时才改变。

对于高速锁存器而言，在信号触发的半个周期内，需要保持输入信号的稳定，一旦输入信号的完整性受到其他因素的干扰，将可能造成误触发。

发明内容

鉴于以上内容，有必要提供一种触发时间较短的高速锁存电路。

一种高速锁存电路，包括一用于锁存输入信号的锁存单元、一与所述锁存单元相连的信号输入单元及一与所述信号输入单元相连的时钟控制单元，所述时钟控制单元包括一第一开关元件、一与所述第一开关元件相连的第二开关元件及一与所述第二开关元件相连的反相器，所述第一开关元件与所述反相器共同连接一时钟信号输入端。

优选地，所述第一开关元件为一第一场效应管，所述第二开关元件为一第二场效应管。

优选地，所述第一场效应管的栅极与所述反相器的一输入端共同连接所述时钟信号输入端，所述第一场效应管的源极连接一接地端，其漏极连接所述第二场效应管的源极，所述第二场效应管的栅极连接所述反相器的一输出端，其漏极连接所述信号输入单元。

优选地，所述信号输入单元包括一第一信号输入端、一连接所述第一信号输入端的第三场效应管、一第二信号输入端及一连接所述第二信号输入端的第四场效应管。

优选地，所述第二场效应管的漏极连接所述第三场效应管的源极及所述第四场效应管的源极，所述第三场效应管的栅极连接所述第一信号输入端，其漏极连接所述锁存单元，所述第四场效应管的栅极连接所述第二信号输入端，其漏极连接所述锁存单元。

优选地，所述锁存单元包括一第五场效应管、一第六场效应管、一第七场效应管、一第八场效应管、一第一信号输出端及一第二信号输出端，所述第一信号输出端及所述第二信号输出端分别与所述第五场效应管、所述第六场效应管、所述第七场效应管及所述第八场效应管相连。

优选地，所述第三场效应管的漏极连接所述第五场效应管的源极，所述第四场效应管的漏极连接所述第六场效应管的源极。

优选地，所述第一信号输出端与所述第五场效应管的漏极、所述第六场效应管的栅极、所述第七场效应管的漏极及所述第八场效应管的栅极相连，所述第二信号输出端与所述第五场效应管的栅极、所述第六场效应管的漏极、所述第七场效应管的栅极及所述第八场效应管的漏极相连。

优选地，所述第七场效应管的源极及所述第八场效应管的源极共同连接一电源端。

相对现有技术，本实用新型高速锁存电路结构简单，减少了信号的触发时间，降低了误触发概率。

附图说明

图1为本实用新型高速锁存电路较佳实施方式的电路图。

具体实施方式

请参阅图1，本实用新型高速锁存电路较佳实施方式包括一锁存单元、一连接该锁存单元的信号输入单元及一连接该信号输入单元的时钟控制单元。

该时钟控制单元包括一时钟信号输入端CLK、一连接该时钟信号输入端CLK的反相器INV、一连接该时钟信号输入端CLK的第一开关元件及一连接该反相器INV的第二开关元件。

该信号输入单元包括一第一信号输入端DP、一连接该第一信号输入端的第三开关元件、一第二信号输入端DN及一连接该第二信号输入端DN的第四开关元件。

该锁存单元包括一第五开关元件、一第六开关元件、一第七开关元件、一第八开关元件、一第一信号输出端QN及一第二信号输出端QP。

在本实施方式中，该第一开关元件为一第一场效应管Q1，该第二开关元件为一第二场效应管Q2，该第三开关元件为一第三场效应管Q3，该第四开关元件为一第四场效应管Q4，该第五开关元件为一第五场效应管Q5，该第六开关元件为一第六场效应管Q6，该第七开关元件为一第七场效应管Q7，该第八开关元件为一第八场效应管Q8。且第一场效应管Q1、第二场效应管Q2、第三场效应管Q3、第四场效应管Q4、第五场效应管Q5及第六场效应管Q6为N型场效应管(NMOS)，第七场效应管Q7及第六场效应管Q8为P型场效应管(PMOS)。在其它实施方式中，开关元件可根据需要变更为能够实现同样功能的其它开关元件或电路。