[发明专利]获得特定高精度时钟的方法及电路

摘要

本发明涉及获得特定高精度时钟的方法及电路，包括第一计数器、第二计数器、选择器、I个累加器、用于存储累加器的控制信号存储器，其中I≥2；第一计数器的输入端接高频时钟，其输出端接选择器D0端；第二计数器的输入端接高频时钟，其输出端接选择器D1端；第二计数器的分频数比第一计数器的分频数多1；I个累加器的高端和低端依次连接，且第一累加器的低端接地，最后个累加器的高端接选择器的控制端；存储器输出的I位控制信号依次送入相应累加器的控制端；选择器的输出端分别与第一、第二计数器以及I个累加器的时钟端相接。本发明克服了现有从高速时钟获得的低速时钟频率不精确的技术问题，本发明可以实现任意分频比的分频。

主权项

一种获得特定高精度时钟的方法，其特征在于：该方法包括以下步骤：1]根据输入高频时钟和目标时钟的目标分频比N，按照M＜N＜M+1的要求，将输入高频时钟同时进行分频数为M和分频数为M+1的分频，获得两路分频信号；2]将两路分频信号按照以下方式进行选通输出，获得目标时钟：2.1]根据目标分频比N的计算公式确定在特定时间内两路分频信号的选通次数N1和N2： N = M + N 2 N 1 + N 2 - - - ( 1 ) 2.2]根据所确定的两路分频信号的选通次数N1和N2，计算I＝N1+N2，用一组I位的控制信号A控制两路分频信号的选通，要求控制信号A中的N1位数的信号对应分频数为M的分频信号输出，控制信号A中的N2位数的信号对应分频数为M+1的分频信号输出。