[发明专利]获得特定高精度时钟的方法及电路

权利要求书

1.一种获得特定高精度时钟的方法，其特征在于：该方法包括以下步骤：

1]根据输入高频时钟和目标时钟的目标分频比N，按照M＜N＜M+1的要求，将输入高频时钟同时进行分频数为M和分频数为M+1的分频，获得两路分频信号；

2]将两路分频信号按照以下方式进行选通输出，获得目标时钟：

2.1]根据目标分频比N的计算公式确定在特定时间内两路分频信号的选通次数N1和N2：

N=M+N2N1+N2---(1)]]>

2.2]根据所确定的两路分频信号的选通次数N1和N2，计算I＝N1+N2，用一组I位的控制信号A控制两路分频信号的选通，要求控制信号A中的N1位数的信号对应分频数为M的分频信号输出，控制信号A中的N2位数的信号对应分频数为M+1的分频信号输出。

2.根据权利要求1所述的获得特定高精度时钟的方法，其特征在于：该方法包括以下步骤：所述的输入高频时钟是通过如下方式获得的：将低频时钟的晶体经过内部锁相环，再进行整数倍频。

3.一种获得特定高精度时钟的电路，其特征在于：

包括第一计数器(1)、第二计数器(2)、选择器、I个累加器、用于存储累加器的控制信号存储器，其中I≥2；

所述第一计数器(1)的输入端接高频时钟DCO，其输出端接选择器DO端；

所述第二计数器(2)的输入端接高频时钟DCO，其输出端接选择器D1端；

所述第二计数器(2)的分频数比第一计数器(1)的分频数多1；

所述I个累加器的高端和低端依次连接，且第一个累加器的低端接地，最后一个累加器的高端接选择器的控制端S0；

所述存储器输出的I位控制信号依次送入相应累加器的控制端(A1、A2…、…AI)；

所述选择器的输出端分别与第一计数器(1)、第二计数器(2)以及I个累加器的时钟端相接。

4.根据权利要求3所述的获得特定高精度时钟的电路，其特征在于：还包括异步复位电路，所述异步复位电路的输出端分别与第一计数器(1)、第二计数器(2)、I个累加器的复位端REST相接。

5.根据权利要求3或4所述的获得特定高精度时钟的电路，其特征在于：还包括高频时钟产生电路，所述高频时钟产生电路包括依次连接的晶体振荡电路、内部锁相环电路和倍频电路。

6.根据权利要求5所述的获得特定高精度时钟的电路，其特征在于：所述晶体振荡电路的时钟频率为16.369MHz，所述倍频电路的倍频数为36。

7.根据权利要求6所述的获得特定高精度时钟的电路，其特征在于：所述第一计数器(1)的分频数为22。