[发明专利]芯片封装体及其制造方法有效
| 申请号： | 201010502752.X | 申请日： | 2010-09-30 |
| 公开（公告）号： | CN102034778A | 公开（公告）日： | 2011-04-27 |
| 发明（设计）人： | 刘建宏 | 申请（专利权）人： | 精材科技股份有限公司 |
| 主分类号： | H01L23/485 | 分类号： | H01L23/485;H01L21/60 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种芯片封装体及其制造方法，该芯片封装体包括：半导体基底，具有第一表面和相对的第二表面，其中半导体基底包含半导体元件和导电垫，设置于第一表面上。导通孔，自半导体基底的第二表面向内延伸并连通至导电垫。重布线路堆叠层，位于半导体基底第二表面之下，并与导通孔内的导电垫电性连接，且该重布线路堆叠层的边缘外露于该半导体基底侧壁。导线层，位于重布线路堆叠层之下，且延伸至半导体基底侧壁而与重布线路堆叠层构成电性接触。 | ||
| 搜索关键词： | 芯片 封装 及其 制造 方法 | ||
【主权项】：
一种芯片封装体，包括：半导体基底，具有第一表面和相对的第二表面，包含半导体元件和导电垫，设置于该第一表面上；导通孔，自该半导体基底的第二表面向内延伸并连通至该导电垫；重布线路堆叠层，位于该半导体基底第二表面之下，并与该导通孔内的导电垫电性连接，且该重布线路堆叠层的边缘外露于该半导体基底侧壁；及导线层，位于该重布线路堆叠层之下，且延伸至该半导体基底侧壁而与该重布线路堆叠层构成电性接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于精材科技股份有限公司，未经精材科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010502752.X/，转载请声明来源钻瓜专利网。
