[发明专利]芯片封装体及其制造方法

权利要求书

1.一种芯片封装体，包括：

半导体基底，具有第一表面和相对的第二表面，包含半导体元件和导电垫，设置于该第一表面上；

导通孔，自该半导体基底的第二表面向内延伸并连通至该导电垫；

重布线路堆叠层，位于该半导体基底第二表面之下，并与该导通孔内的导电垫电性连接，且该重布线路堆叠层的边缘外露于该半导体基底侧壁；及

导线层，位于该重布线路堆叠层之下，且延伸至该半导体基底侧壁而与该重布线路堆叠层构成电性接触。

2.如权利要求1所述的芯片封装体，其中，该重布线路堆叠层包括：第一重布线路层，位于该导通孔内以电性连接该导电垫，且延伸至该半导体基底第二表面之下；及第二重布线路层，位于该第一重布线路层之下并与该第一重布线路层电性连接。

3.如权利要求2所述的芯片封装体，还包括：

第一绝缘层，设置于该半导体基底与该第一重布线路层之间；以及

第二绝缘层，设置于该第一重布线路层与该第二重布线路层之间。

4.如权利要求3所述的芯片封装体，其中该第二绝缘层具有开口暴露出该第一重布线路层，该第二重布线路层形成于该开口中，与该第一重布线路层电性连接，且延伸至该第二绝缘层上。

5.如权利要求3所述的芯片封装体，其中该第二绝缘层的材料包括感光绝缘材料。

6.如权利要求3所述的芯片封装体，其中该半导体基底侧壁具有沟槽凹口，该沟槽凹口底部延伸至该第二绝缘层上。

7.如权利要求6所述的芯片封装体，其中该导线层经由该沟槽凹口侧壁延伸至该第二绝缘层上。

8.如权利要求7所述的芯片封装体，其中该第一重布线路层与该沟槽凹口相隔间距，该第二重布线路层延伸至该沟槽凹口边缘而与该导线层电性连接。

9.如权利要求1所述的芯片封装体，还包括封装层，位于该半导体基底第二表面之下，且介于该重布线路堆叠层与该导线层之间。

10.如权利要求9所述的芯片封装体，还包括：

粘着层，位于该重布线路堆叠层与该封装层之间；及

第三绝缘层，位于该封装层与该导线层之间。

11.如权利要求10所述的芯片封装体，其中该第三绝缘层包括应力释放层。

12.如权利要求1所述的芯片封装体，还包括：

第一保护层，覆盖该导线层，并具有开口以暴露出该导线层；及

导电凸块，设置于该第一保护层的开口中，以与该导线层电性连接。

13.如权利要求1所述的芯片封装体，还包括：

第二保护层，覆盖该半导体基底的第一表面；及

粘着层，位于该半导体基底与该第二保护层之间。

14.如权利要求13所述的芯片封装体，其中该第二保护层具有平坦表面，且该第二保护层的材料包括硬度7以上的耐磨材料。

15.一种芯片封装体的制造方法，包括：

提供半导体晶片，具有第一表面和相对的第二表面，其中该半导体晶片包含多个半导体元件和多个导电垫，设置于该第一表面上；

自该半导体晶片的第二表面形成多个导通孔，其向内延伸并连通至所述导电垫；

自该半导体基底第二表面之下形成重布线路堆叠层，其与所述导通孔内的导电垫电性连接，且该重布线路堆叠层的边缘外露于该半导体基底侧壁；以及

自该重布线路堆叠层之下形成导线层，其延伸至该半导体基底侧壁而与该重布线路堆叠层构成电性接触。

16.如权利要求15所述的芯片封装体的制造方法，形成该重布线路堆叠层的步骤包括：

形成第一重布线路层于所述导通孔内以电性连接所述导电垫，且延伸至该半导体晶片第二表面之下；以及

形成第二重布线路层于该第一重布线路层之下并与该第一重布线路层电性连接。