[发明专利]芯片封装体及其制造方法

说明书

技术领域

本发明涉及一种芯片封装体，特别涉及一种具有导通孔以及重布线路堆叠层的芯片封装体及其制造方法。

背景技术

传统的芯片封装技术是将芯片粘着于印刷电路板上，然后再利用引线接合的方式，电性连接芯片与印刷电路板，最后利用封胶材料覆盖引线接合处，以形成芯片封装体。

然而由于传统的芯片封装体在引线接合处会形成封胶材料的凸块，使得传统的芯片封装体的表面为凹凸面，当其应用于指纹辨识器时，芯片封装体的凹凸面会降低指纹辨识率。

因此，业界亟需一种芯片封装体，其可以使得芯片封装体具有平坦的表面。

发明内容

为解决上述问题，本发明提供一种芯片封装体，包括：半导体基底，具有第一表面和相对的第二表面，其中半导体基底包含半导体元件和导电垫，设置于第一表面上。导通孔，自半导体基底的第二表面向内延伸并连通至导电垫。重布线路堆叠层，位于半导体基底第二表面之下，并与导通孔内的导电垫电性连接，且该重布线路堆叠层的边缘外露于该半导体基底侧壁。导线层，位于重布线路堆叠层之下，且延伸至半导体基底侧壁而与重布线路堆叠层构成电性接触。

此外，本发明还提供一种芯片封装体的制造方法，包括：提供半导体晶片，具有第一表面和相对的第二表面，其中该半导体晶片包含多个半导体元件和多个导电垫，设置于该第一表面上；自该半导体晶片的第二表面形成多个导通孔，其向内延伸并连通至该些导电垫；自该半导体基底第二表面之下形成重布线路堆叠层，其与该些导通孔内的导电垫电性连接，且该重布线路堆叠层的边缘外露于该半导体基底侧壁；及自该重布线路堆叠层之下形成导线层，其延伸至该半导体基底侧壁而与该重布线路堆叠层构成电性接触。

为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合附图，作详细说明如下：

附图说明

图1A-图1J显示依据本发明的实施例，形成芯片封装体的制造方法的剖面示意图。

附图标记说明

100～半导体基底        100’～薄化的半导体基底

100a～半导体基底的第一表面

100b～半导体基底的第二表面

102～芯片              104～导电垫

108、124～粘着层       110～暂时的载体层

112～导通孔            114、118、128～绝缘层

120、136～开口         116、122～重布线路层

126～封装层            130～沟槽凹口

132～导线层            134、140～保护层

138～导电凸块          T～T型接触

SL～切割线             200～芯片封装体

具体实施方式

以下以实施例并配合附图详细说明本发明，在附图或说明书描述中，相似或相同的部分使用相同的图号。且在附图中，实施例的形状或是厚度可扩大，以简化或是方便标示。再者，附图中各元件的部分将以描述说明，值得注意的是，图中未绘示或描述的元件，为所属技术领域中普通技术人员所知的形式。另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。