[发明专利]一种多核心处理器无效
| 申请号： | 201010189558.0 | 申请日： | 2010-06-02 |
| 公开（公告）号： | CN101882127A | 公开（公告）日： | 2010-11-10 |
| 发明（设计）人： | 陈荣;吴桂清;王卫平 | 申请（专利权）人： | 湖南大学 |
| 主分类号： | G06F15/17 | 分类号： | G06F15/17 |
| 代理公司： | 长沙市融智专利事务所 43114 | 代理人： | 黄美成 |
| 地址： | 410082 湖*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种多核心处理器，包括多个按照行列分布的处理器集合和一个调试配置单元，所述处理器集合中有一个主处理器和多个从处理器，所述主处理器和从处理器都是超长指令字处理器；处理器集合为M*N个，组成多个处理器集合的M*N阵列；共有M*N个交换单元与M*N个处理器集合一一对应；且M*N阵列的每一个节点处设有一个所述的交换单元；上下或左右相邻的交换单元之间以及处理器集合与对应的交换单元之间均通过全局总线连接；M*N个交换单元中的第一行交换单元均与调试配置单元通过全局总线连接。本发明能实现让每一个处理器集合中的多个处理器之间能够无缝的协作。 | ||
| 搜索关键词： | 一种 多核 处理器 | ||
【主权项】：
一种多核心处理器，包括多个按照行列分布的处理器集合(1)和一个调试配置单元(9)，所述处理器集合(1)中有一个主处理器(2)和多个从处理器(3)，所述的多个从处理器(3)之间以及从处理器(3)和主处理器(2)之间通过局部总线(4)连接，其特征为，所述主处理器(2)和从处理器(3)都是超长指令字处理器；处理器集合为M*N个，组成多个处理器集合的M*N阵列；M、N分别为行数和列数，且均为大于1的自然数；共有M*N个交换单元(6)与M*N个处理器集合一一对应；且M*N阵列的每一个节点处设有一个所述的交换单元(6)；上下或左右相邻的交换单元(6)之间以及处理器集合(1)与对应的交换单元之间均通过全局总线(5)连接；M*N个交换单元(6)中的第一行交换单元(6)均与调试配置单元(9)通过全局总线(5)连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖南大学，未经湖南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010189558.0/，转载请声明来源钻瓜专利网。
