[发明专利]半导体集成电路和用于半导体集成电路的测试方法无效
| 申请号： | 201010166447.8 | 申请日： | 2010-04-23 |
| 公开（公告）号： | CN101923897A | 公开（公告）日： | 2010-12-22 |
| 发明（设计）人： | 前原仁一 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | G11C16/02 | 分类号： | G11C16/02;G11C29/18 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 孙志湧;穆德骏 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体集成电路和用于半导体集成电路的测试方法。半导体集成电路包括：存储器；逻辑电路，该逻辑电路被构造为输出用于存储器的地址的地址信号；以及地址控制电路，该地址控制电路与存储器的地址端子和逻辑电路相连接，并且被构造为接收测试信号以基于测试信号将来自于逻辑电路的地址信号和具有预置的逻辑值的输出信号中的一个输出到存储器的地址端子。测试信号指示其中不执行转换延迟故障测试的用户模式和其中对从逻辑电路到存储器的地址端子的路径执行转换延迟故障测试的测试模式中的一个。 | ||
| 搜索关键词： | 半导体 集成电路 用于 测试 方法 | ||
【主权项】：
一种半导体集成电路，包括：存储器；逻辑电路，所述逻辑电路被构造为输出用于所述存储器的地址的地址信号；以及地址控制电路，所述地址控制电路与所述逻辑电路和所述存储器的地址端子相连接，并且被构造为接收测试信号以基于所述测试信号将来自于所述逻辑电路的地址信号和具有预置的逻辑值的输出信号中的一个输出到所述存储器的所述地址端子，其中所述测试信号指示其中不执行转换延迟故障测试的用户模式和其中对从所述逻辑电路到所述存储器的所述地址端子的路径执行转换延迟故障测试的测试模式中的一个。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201010166447.8/，转载请声明来源钻瓜专利网。
- 上一篇：船用多点巡测仪系统的嵌入式母表
- 下一篇：阿福特罗手性中间体的制备方法
