[发明专利]半导体集成电路和用于半导体集成电路的测试方法

权利要求书

1.一种半导体集成电路，包括：

存储器；

逻辑电路，所述逻辑电路被构造为输出用于所述存储器的地址的地址信号；以及

地址控制电路，所述地址控制电路与所述逻辑电路和所述存储器的地址端子相连接，并且被构造为接收测试信号以基于所述测试信号将来自于所述逻辑电路的地址信号和具有预置的逻辑值的输出信号中的一个输出到所述存储器的所述地址端子，

其中所述测试信号指示其中不执行转换延迟故障测试的用户模式和其中对从所述逻辑电路到所述存储器的所述地址端子的路径执行转换延迟故障测试的测试模式中的一个。

2.根据权利要求1所述的半导体集成电路，其中所述地址控制电路包括：

扫描触发器，所述扫描触发器被构造为输出所述输出信号；

NAND门，所述NAND门被构造为接收所述测试信号和所述输出信号，并且当所述测试信号指示测试模式时输出所述输出信号；以及

AND门，所述AND门被构造为接收来自于所述逻辑电路的地址信号和来自于所述NAND门的所述输出信号并且基于所述输出信号将所述地址信号和所述输出信号中的一个输出到所述存储器的所述地址端子。

3.根据权利要求2所述的半导体集成电路，其中所述地址控制电路进一步包括：

多路复用器，所述多路复用器被构造为接收来自于所述逻辑电路的地址信号和来自于所述扫描触发器的所述输出信号作为数据输入，接收所述测试信号作为选择输入，当所述测试信号指示测试模式时将所述输出信号输出到所述扫描触发器，并且当所述测试信号指示用户模式时将所述地址信号输出到所述扫描触发器。

4.根据权利要求1所述的半导体集成电路，其中所述地址控制电路包括：

第一扫描触发器，所述第一扫描触发器被构造为输出所述输出信号；

第一多路复用器，所述第一多路复用器被构造为接收来自于所述逻辑电路的地址信号和来自于所述第一扫描触发器的所述输出信号作为数据输入和接收第一选择信号作为选择输入，并且响应于所述第一选择信号将所述地址信号和所述输出信号中的一个输出到所述存储器的所述地址端子；

第二扫描触发器，所述第二扫描触发器被构造为输出具有预置的逻辑值的选择信号；以及

AND门，所述AND门被构造为接收来自于所述第二扫描触发器的选择信号和测试信号，并且当测试信号指示测试模式时将第一选择信号输出到所述第一多路复用器。

5.根据权利要求4所述的半导体集成电路，其中所述地址控制电路进一步包括：

第二多路复用器，所述第二多路复用器被构造为接收来自于所述逻辑电路的地址信号和来自于所述第一扫描触发器的所述输出信号作为数据输入和接收所述测试信号作为选择输入，并且当所述测试信号指示测试模式时将所述输出信号输出到所述第一扫描触发器，并且当所述测试信号指示用户模式时将所述地址信号输出到所述第一扫描触发器。

6.根据权利要求1所述的半导体集成电路，进一步包括：

控制器，所述控制器被构造为输出用于对所述存储器的BIST(内建自测试)测试的BIST控制信号和测试图案，

其中，所述地址控制电路接收来自于所述控制器的所述测试图案和BIST测试信号，并且当所述BIST测试信号指示其中对所述存储器执行BIST测试的BIST测试模式时，将所述测试图案输出到所述存储器的所述地址端子。

7.根据权利要求6所述的半导体集成电路，进一步包括：

AND门，所述AND门被构造为接收来自于所述存储器的输出信号和所述BIST测试信号，并且当所述BIST测试信号指示BIST测试模式时将来自于所述存储器的输出信号提供给所述控制器。