[发明专利]一种JPEG图像解码器的VLSI系统结构及其实现方法

摘要

本发明公开了一种JPEG图像解码器的VLSI系统结构及其实现方法。它主要包括输入FIFO模块、头码流解析模块、熵解码模块、解量化模块、反zigzag变换模块、反离散余弦变换模块、解采样模块、色域转换模块和显示模块。本发明在整体设计上采用了流水线设计，可同时连续处理多幅图像；在熵解码模块中的huffman解码中采用多字节缓冲，解码字长反馈的方式，提高了huffman解码模块的运行速率；在反离散余弦变换模块加入了待解码系数计数表示，结合模块数据结束标志的方法，实现了只有非零系数数据输入，使得单个解码模块的数据输入的周期大大缩短，有效提高了解码速率，很好的改善了整体的解码速度。通过仿真验证，在100MHz时钟频率下，本发明可实现800*600分辨率下，每秒60fps的解码效果。

主权项

一种JPEG图像解码器的VLSI系统实现方法，其特征是，该实现方法包括以下步骤：Step1：从外部输入的比特数据流，首先进入到输入FIFO模块，然后头码流解析模块对输入FIFO模块的输出数据按照JFIF文件格式进行解析；Step2：在头码流解析完后，进入到熵解码模块；Step3：在完成熵解码后，将得到的非零系数进行解量化操作；Step4：在完成解量化后，进入到反zigzag变换单元；Step5：在完成反zigzag变换后，将得到的非零系数和当前系数在模块里64个参数的位置coeff_cnt一起输入到IDCT反离散余弦变换模块，进行反离散余弦变换；Step6：经过IDCT变换后，得到了原始的经过降低分辨率的YCbCr色域的图像信息；Step7：经过解采样，得到了每个像素的Y，Cb，Cr分量；在得到了每个像素的Y，Cb，Cr分量后，将每个像素点的Y，Cb，Cr分量的值转换为R，G，B分量的值。