[发明专利]功率半导体芯片的无打线封装方法及其制成品无效

专利信息
申请号: 200910309842.4 申请日: 2009-11-17
公开(公告)号: CN102064113A 公开(公告)日: 2011-05-18
发明(设计)人: 董林洲 申请(专利权)人: 董林洲
主分类号: H01L21/50 分类号: H01L21/50;H01L21/60;H01L25/00;H01L23/48;H01L33/62
代理公司: 长沙正奇专利事务所有限责任公司 43113 代理人: 何为
地址: 中国台湾新竹市东区文*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种功率半导体芯片的无打线封装方法及其制成品,其是先以形成第一传导层的步骤,于一载体上形成具有正、负极接合部的第一传导层,再经芯片焊接的步骤,将半导体芯片的正、负电极各经由传导件分别焊合于该正、负极接合部,并视需要以结合反射层的步骤,将一导线框架结合于该第一传导层上,该导线框架并于半导体芯片周侧形成一内周侧具反射面的腔室,再由封装塑型的步骤,以透光的封装材料填充于半导体各芯片周侧;经形成第二传导层的步骤,至少于对应各半导体芯片的部位形成一相吻合的第二传导层。从而可适用于不同排列型式的封装需求,有效简化加工程序、降低生产成本。
搜索关键词: 功率 半导体 芯片 无打线 封装 方法 及其 制成品
【主权项】:
一种功率半导体芯片的无打线封装方法,其特征在于:该方法包括如下顺序步骤:形成第一传导层的步骤:是于一载体上形成各自具有正、负极接合部的数个第一传导层;芯片焊接的步骤:将数个半导体芯片的正、负电极各经由一传导件分别焊合于该正、负极接合部;封装塑型的步骤:以封装材料填充于各半导体芯片周侧;切割的步骤:于移除载体后,将各封装后的半导体芯片分别切割为个别单一颗粒。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于董林洲,未经董林洲许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910309842.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top