[发明专利]延迟锁定环电路及其更新方法与该电路中的更新控制装置有效
| 申请号： | 200910168167.8 | 申请日： | 2009-09-01 |
| 公开（公告）号： | CN101741378A | 公开（公告）日： | 2010-06-16 |
| 发明（设计）人： | 张在旻;金龙珠;韩成宇;宋喜雄;吴益秀;金亨洙;黄泰镇;崔海郎;李智王;朴昌根 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 杨林森;康建峰 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种延迟锁定环(DLL，“delay locked loop”)电路及其更新方法与该电路中的更新控制装置。该延迟锁定环电路包括相位检测单元，其配置成通过比较参考时钟信号的相位与反馈时钟信号的相位来产生相位检测信号。更新控制装置配置成通过判定相位检测信号的第一逻辑值的数目及第二逻辑值的数目之间的差异来产生有效间隔信号及更新控制信号以响应参考时钟信号。当使能有效间隔信号时，移位寄存器配置成更新赋予延迟线的延迟值以响应更新控制信号。 | ||
| 搜索关键词： | 延迟 锁定 电路 及其 更新 方法 中的 控制 装置 | ||
【主权项】：
一种延迟锁定环电路，包括：相位检测单元，配置成比较参考时钟信号的相位与反馈时钟信号的相位，以便产生相位检测信号；更新控制装置，配置成响应于参考时钟信号、通过判定相位检测信号的第一逻辑值的数目与第二逻辑值的数目之间的差异来产生有效间隔信号及产生更新控制信号；及移位寄存器，配置成当有效间隔信号被使能时根据更新控制信号来更新供应至延迟线的延迟值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910168167.8/，转载请声明来源钻瓜专利网。
- 上一篇：折叠式混凝土变形缝止水型腔模的制造方法
- 下一篇：一种检查井
