[发明专利]半导体存储装置

摘要

传统上很难使电路更快地进行操作。本发明是半导体存储装置，其包括基准电压电路，提供基准电压；以及第一和第二存储器电路，当第一和第二存储器电路中的一个被选择时执行读取/写入操作，其中第一和第二存储器电路均包括多个存储器单元；多个位线对；预充电电路，将基准电压电路连接至多条位线；读出放大器电路，当进行选择时该读出放大器电路放大多个位线对；以及下拉电路，将多个位线对中的任何一个降低到低于基准电压，在第一和第二存储器电路被选择或者未被选择期间的读取/写入操作时段，第二存储器电路的下拉电路降低位线对并且在预充电时段期间第一和第二存储器电路的预充电电路将多个位线对分别连接至基准电压电路。

主权项

1.一种半导体存储装置，包括：基准电压电路，所述基准电压电路提供基准电压；第一存储器电路，所述第一存储器电路被连接至第一字线；以及第二存储器电路，所述第二存储器电路被连接至第二字线，当所述第一存储器电路和所述第二存储器电路中的任何一个被选择时执行读取/写入操作，其中所述第一存储器电路和所述第二存储器电路均包括：多个存储器单元；多个位线对，所述多个位线对用于读取被存储在所述多个存储器单元中的数据；预充电电路，所述预充电电路连接所述基准电压电路和多条位线以预充电所述多个位线对；读出放大器电路，当进行选择时所述读出放大器电路放大所述多个位线对当中的电势差；以及下拉电路，所述下拉电路将所述多个位线对中的任何一个降低到低于所述基准电压的下拉电压，在所述第一存储器电路被选择并且所述第二存储器电路没有被选择的期间的读取/写入操作时段，所述第二存储器电路的下拉电路将所述位线对下降到所述下拉电压，并且在所述读取/写入操作时段之后的预充电时段，所述第一存储器电路和所述第二存储器电路的预充电电路将所述多个位线对分别连接至所述基准电压电路。