[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，包括：

基准电压电路，所述基准电压电路提供基准电压；

第一存储器电路，所述第一存储器电路被连接至第一字线；以及

第二存储器电路，所述第二存储器电路被连接至第二字线，当所 述第一存储器电路和所述第二存储器电路中的任何一个被选择时执行 读取/写入操作，

其中所述第一存储器电路和所述第二存储器电路均包括：

多个存储器单元；

多个位线对，所述多个位线对用于读取被存储在所述多个存储器 单元中的数据；

预充电电路，所述预充电电路连接所述基准电压电路和多条位线 以预充电所述多个位线对；

读出放大器电路，当进行选择时所述读出放大器电路放大所述多 个位线对当中的电势差；以及

下拉电路，所述下拉电路将所述多个位线对中的任何一个降低到 低于所述基准电压的下拉电压，

在所述第一存储器电路被选择并且所述第二存储器电路没有被选 择的期间的读取/写入操作时段，所述第二存储器电路的下拉电路将所 述位线对下降到所述下拉电压，并且

在所述读取/写入操作时段之后的预充电时段，所述第一存储器电 路和所述第二存储器电路的预充电电路将所述多个位线对分别连接至 所述基准电压电路。

2.根据权利要求1所述的半导体存储装置，其中在所述读取/写入 操作时段之后的所述预充电时段，当所述第一存储器电路和所述第二 存储器电路的两个预充电电路将多个位线对连接至所述基准电压电路 时，所述位线对中的至少一条位线被连接至所述基准电压电路。

3.根据权利要求1所述的半导体存储装置，其中所述下拉电压是 接地电压。

4.根据权利要求1所述的半导体存储装置，所述半导体存储装置 进一步包括第三存储器电路，所述第三存储器电路被连接至第三字线，

其中所述第三存储器电路包括：

多个存储器单元；

多个位线对，所述多个位线对读取被存储在所述多个存储器单元 中的数据；

预充电电路，所述预充电电路将所述基准电压电路连接至多条位 线并且预充电所述多个位线对；以及

读出放大器电路，当进行选择时，放大所述多个位线对当中的电 势差，

在所述第三存储器电路被选择并且所述第一存储器电路和所述第 二存储器电路没有被选择的期间的读取/写入操作时段，所述第一存储 器电路和所述第二存储器电路的下拉电路中的一个将所述位线对降低 到所述下拉电压，并且

在所述读取/写入操作时段之后的所述预充电时段，所述第三存储 器电路、所述第一存储器电路以及所述第二存储器电路中的所述预充 电电路中的一个将多个位线对连接至所述基准电压电路。

5.根据权利要求4所述的半导体存储装置，所述半导体存储装置 进一步包括控制电路，

其中所述控制电路选择所述第一存储器电路和所述第二存储器电 路的所述下拉电路中的一个，并且被选择的下拉电路将所述位线对降 低到所述下拉电压。

6.根据权利要求4所述的半导体存储装置，其中所述第一存储 器电路、所述第二存储器电路以及所述第三存储器电路被安排在同一 条线上，

所述第一存储器电路在与同所述第三存储器电路相接的边相对的 区域中被提供有下拉电路，并且

所述第二存储器电路在与同所述第三存储器电路相接的边相对的 区域中被提供有下拉电路。