[发明专利]半导体裸芯片的接合焊盘排布方法以及半导体裸芯片有效
| 申请号: | 200910130983.X | 申请日: | 2009-04-21 |
| 公开(公告)号: | CN101599439A | 公开(公告)日: | 2009-12-09 |
| 发明(设计)人: | 饶哲源 | 申请(专利权)人: | 联发科技股份有限公司 |
| 主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L21/60;H01L21/58;H01L23/48;H01L23/482;H01L23/52 |
| 代理公司: | 北京万慧达知识产权代理有限公司 | 代理人: | 葛 强;张一军 |
| 地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种半导体裸芯片的接合焊盘排布方法以及半导体裸芯片。其中半导体裸芯片,包含:基板;至少一个金属互连层,位于该基板之上,该至少一个金属互连层包含多个导电结构;以及接合焊盘结构,排布于该半导体裸芯片的外围区域,该接合焊盘结构之每一排包含:多个接合焊盘,包含第一接合焊盘,该第一接合焊盘电性连接于第一导电结构,以及第二接合焊盘,该第二接合焊盘电性连接于第二导电结构,其中,该第一导电结构以及该第二导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者。本发明提供半导体裸芯片的接合焊盘排布方法以及半导体裸芯片减小半导体裸芯片体积以及同时增加半导体裸芯片的电路系统的量,既灵活又方便。 | ||
| 搜索关键词: | 半导体 芯片 接合 排布 方法 以及 | ||
【主权项】:
1.一种半导体裸芯片的接合焊盘排布方法,其特征在于包含:确定排布于半导体裸芯片的外围区域的接合焊盘结构,其中,该接合焊盘结构包含多个接合焊盘,以及该多个接合焊盘的每一者具有预设连接区域;控制该多个接合焊盘的每一者的方向,以选择性地配置该预设连接区域电性连接到多个导电结构中的一者,其中,该多个导电结构包含在该半导体裸芯片的至少一金属互连层中;以及保存排布于该半导体裸芯片的该外围区域的该多个接合焊盘的设定。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910130983.X/,转载请声明来源钻瓜专利网。
- 上一篇:搬送装置以及处理装置
- 下一篇:光信息记录再现装置和光信息记录方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





