[发明专利]半导体裸芯片的接合焊盘排布方法以及半导体裸芯片

说明书

技术领域

本发明有关于集成电路(Integrated Circuit，IC)的接合焊盘(bond pad)，更具 体地，有关于半导体裸芯片(semiconductor die)(裸芯片即为未封装的晶粒)的 接合焊盘排布(arrangement)方法以及半导体裸芯片。

背景技术

在半导体封装领域，引线接合(wire bond)可以用在半导体裸芯片(即，集成 电路裸芯片)与封装基板(package substrate)(即，安置半导体裸芯片的印刷电路 板的基板)之间提供电性连接。例如，引线接合可以用在半导体裸芯片到电源 环路(例如，电源以及接地环路)的接合焊盘以及封装基板的接合指(bond finger) 之间提供电性连接。以球形阵列(Ball Grid Array，BGA)封装为例，封装基板的 接合指可以进一步连接到封装表面的焊接球上。

尽管如此，随着半导体技术的发展，在一个单一的半导体裸芯片上的电路 系统(circuitry)的量仍需要有所增加，以提供更多的功能，同时，也需要提高运 行速度，以及进一步减小半导体裸芯片的尺寸，以使最终的封装更为紧密。电 路系统的量的增加使在半导体裸芯片与封装基板之间的电性连接的数量有所增 加，这也导致了在半导体裸芯片上具有更多的接合焊盘；尽管如此，半导体裸 芯片的体积的减小，也导致了可用于排布接合焊盘的可用空间更多。因此，为 了满足减小半导体裸芯片体积，以及同时增加半导体裸芯片的电路系统的量， 需要在半导体裸芯片中应用更为方便以及灵活的接合焊盘设定(design)。

发明内容

本发明提供半导体裸芯片的接合焊盘排布方法以及半导体裸芯片，目的之 一在于提供在半导体裸芯片中应用更为方便以及灵活的接合焊盘以及接合焊盘 排布方法。

本发明提供一种半导体裸芯片的接合焊盘排布方法，包含：确定排布于半 导体裸芯片的外围区域的接合焊盘结构，其中，该接合焊盘结构包含多个接合焊 盘，以及该多个接合焊盘的每一者定义为具有预设连接区域；控制该多个接合 焊盘的每一者的排布方向，从而选择性地配置该预设连接区域电性连接到多个 导电结构中的一者，其中，该多个导电结构包含在该半导体裸芯片的至少一金 属互连层中；以及保存排布在该半导体裸芯片的该外围区域的该多个接合焊盘 的接合焊盘设定。

本发明另提供一种半导体裸芯片，包含：基板；至少一个金属互连层，位 于该基板之上，该至少一个金属互连层包括多个导电结构，其中该多个导电结 构分属于第一电源网络、第二电源网络以及信号网络；以及接合焊盘结构，排 布于该半导体裸芯片的外围区域，该接合焊盘结构的每一排包含：多个接合焊 盘，包含第一接合焊盘以及第二接合焊盘，其中，依据该第一接合焊盘的排布 方向，该第一接合焊盘选择性地电性连接于第一导电结构或第二导电结构，依 据该第二接合焊盘的排布方向，该第二接合焊盘选择性地电性连接于第三导电 结构或第四导电结构，其中，该第一导电结构以及该第二导电结构属于该第一 电源网络、该第二电源网络以及该信号网络中不同者，该第三导电结构以及该 第四导电结构属于该第一电源网络、该第二电源网络以及该信号网络中不同者。

本发明提供半导体裸芯片的接合焊盘排布方法以及半导体裸芯片减小半导 体裸芯片体积以及同时增加半导体裸芯片的电路系统的量，既灵活又方便。

附图说明

图1为根据本发明的安置在印刷电路板的基板102之上的半导体裸芯片100 的俯视示意图。

图2为根据本发明的一个实施例的安置在基板102上的半导体裸芯片100 的的俯视示意图。

图3为根据本发明的实施例的I/O单元200的俯视示意图。

图4为沿如图3所示的I/O单元200的线4’-4”的截面图。

图5为根据本发明的实施例的I/O单元400的俯视示意图。

图6为根据本发明的实施例的多个I/O单元的俯视示意图。

图7为根据本发明的实施例的半导体裸芯片的接合焊盘排布方法的流程图。

图8为根据本发明的实施例的一个3排接合焊盘的布局的示意图。

具体实施方式