[发明专利]半导体裸芯片的接合焊盘排布方法以及半导体裸芯片

权利要求书

1.一种半导体裸芯片的接合焊盘排布方法，其特征在于包含：

确定排布于半导体裸芯片的外围区域的接合焊盘结构，其中，该接合焊盘结 构包含多个接合焊盘，以及该多个接合焊盘的每一者具有预设连接区域；

控制该多个接合焊盘的每一者的排布方向，以选择性地配置该预设连接区 域电性连接到多个导电结构中的一者，其中，该多个导电结构包含在该半导体 裸芯片的至少一金属互连层中；以及

保存排布于该半导体裸芯片的该外围区域的该多个接合焊盘的设定。

2.如权利要求1所述的半导体裸芯片的接合焊盘排布方法，其特征在于， 进一步包含：

确定该半导体裸芯片的边缘位置以及印刷电路板的边缘位置之间的多个电 源导体以及多个信号导体的顺序，其中，该半导体裸芯片将安置于该印刷电路 板上；

其中，该多个电源导体以及该多个信号导体形成于该印刷电路板上；以及 根据该多个电源导体以及该多个信号导体的该顺序定义该接合焊盘结构。

3.如权利要求1所述的半导体裸芯片的接合焊盘排布方法，其特征在于， 确定在该半导体裸芯片的该外围区域的该接合焊盘结构的步骤包含：

确定将放置于该半导体裸芯片的该外围区域的多个接合焊盘的排的数量； 以及

对于每一排，定义多个导电结构的一个或者多个类型，

位于该排的该接合焊盘的每一者均电性连接于该多个导电结构中的一者。

4.如权利要求1所述的半导体裸芯片的接合焊盘排布方法，其特征在于， 控制该多个接合焊盘的每一者的该排布方向的步骤包含：

旋转该接合焊盘，以在特定位置放置该预设连接区域，从而配置该预设连 接区域电性连接到对应该特定位置的特定导电结构。

5.一种待封装结构，其特征在于包含：

半导体裸芯片；

基板；

至少一个金属互连层，位于该半导体裸芯片之上，该至少一个金属互连层 包括多个导电结构，其中该多个导电结构分属于第一电源网络、第二电源网络 以及信号网络；以及

接合焊盘结构，排布于该半导体裸芯片的外围区域，该接合焊盘结构的每 一排包含：

多个接合焊盘，包含第一接合焊盘以及第二接合焊盘，其中，依据该第一 接合焊盘的排布方向，该第一接合焊盘选择性地电性连接于第一导电结构或第 二导电结构，依据该第二接合焊盘的排布方向，该第二接合焊盘选择性地电性 连接于第三导电结构或第四导电结构，该第一导电结构以及该第二导电结构属 于该第一电源网络、该第二电源网络以及该信号网络中不同者，该第三导电结 构以及该第四导电结构属于该第一电源网络、该第二电源网络以及该信号网络 中不同者。

6.如权利要求5所述的待封装结构，其特征在于，该接合焊盘结构为多排 接合焊盘结构。

7.如权利要求5所述的待封装结构，其特征在于，该多个接合焊盘为排布 在同一轴线四周的接合焊盘排布或者为交错接合焊盘排布。

8.如权利要求5所述的待封装结构，其特征在于，该半导体裸芯片为使用 BGA封装或者QFP封装。

9.如权利要求5所述的待封装结构，其特征在于，该第一电源网络或者该 第二电源网络为接地网络。

10.如权利要求5所述的待封装结构，其特征在于，该第一电源网络或者该 第二电源网络分割为多个部分，该多个部分中每一者均可为该半导体裸芯片提 供不同的电压电势。