[发明专利]并行总线到RapidIO高速串行总线的转换装置

摘要

本发明为并行总线到RapidIO高速串行总线的转换装置，PowerPC系列处理器芯片7448处理节点的并行总线接口分别与RapidIO总线触发控制模块、存储器读写控制电路模块相连接，第一、二、三静态随机存取存储器分别与存储器读写控制电路模块相连，InitiatorRequeest模块、Iresp_handler模块、Target模块分别与第一、二、三静态随机存取存储器连接，支持RapidIO高速串行总线IP CORE的逻辑层提供用户逻辑层接口，该接口的信号分别与Initiator Requeest模块iresp_handler模块、Target模块相连接。

主权项

1、一种PowerPC并行总线到RapidIO高速串行总线的转换装置，其特征在于：包括RapidIO总线触发控制模块、存储器读写控制电路模块、Initiator Requeest模块、iresp handler模块、Target模块、第一静态随机存取存储器、第二静态随机存取存储器、第三静态随机存取存储器、PowerPC系列处理器芯片7448、Xilinx公司的支持RapidIO高速串行总线IP CORE；PowerPC系列处理器芯片7448构成的处理节点的并行总线接口分别与RapidIO总线触发控制模块、存储器读写控制电路模块相连接，第一、二、三静态随机存取存储器分别与存储器读写控制电路模块相连，Initiator Requeest模块与第一静态随机存取存储器连接，Iresp_handler模块与第二静态随机存取存储器连接，Target模块与第三静态随机存取存储器连接，Xilinx公司的支持RapidIO高速串行总线IP CORE的逻辑层提供用户逻辑层接口，用户需要对逻辑层接口的数据进行解析，其中基本的功能包括读操作、写操作以及无响应写操作，该接口的信号包括Initiator Request signal、Iresp_handler signal、Target signal，它们分别与Initiator Requeest模块、iresp_handler模块、Target模块相连接；PowerPC系列处理器芯片7448构成的处理节点和本发明构成了一个RapidIO网络端点，它具有主从模式；在主工作模式下，它实现对其它RapidIO端点的读、写操作，在从工作模式下，它接收其它RapidIO端点发送的数据，不同RapidIO端点之间具有点对点的对等通信能力；每一种功能的实现都需要相关的功能模块，Initiator Request模块完成读/写操作的命令解析、数据打包工作，iresp_handler模块完成读操作的解包工作，Target模块完成写操作以及无响应写操作的解析工作，三块静态随机存取存储器主要用来存储数据，RapidIO总线触发控制模块由处理器控制，它主要用来触发RapidIO总线的启动工作，存储器读写控制电路模块在处理器和静态随机存取存储器之间构建了一条数据传输通道，能够完成处理器和RapidIO总线的数据交换工作。