[发明专利]一种高精度栅源跟随采样开关

摘要

一种高精度栅源跟随采样开关电路涉及利用栅源跟随技术的采样开关，特别是用于采样保持电路的一种高精度栅源跟随采样开关设计方法及其开关电路：通过增加驱动电路，避免了SHA的运放直接驱动栅压导通开关电路中的电容，从而通过提高存储电压电容容值，就可以提高采样开关的栅端和源端的电压，减小MOS开关的导通电阻，可有效降低采样开关管栅极的寄生电容，从而提高采样开关管的栅源提升电压。

主权项

1、一种高精度栅源跟随采样开关，其特征在于该采样开关的结构为：a. 第一NMOS管(M1)、第二NMOS管(M2)和第一电容(C1)、第二电容(C2)构成的时钟倍乘电路：两个相同的NMOS管组成的交叉耦合对管的漏极接电源电压，源极分别接第一电容(C1)、第二电容(C2)的上极板，第一电容(C1)、第二电容(C2)的下极板分别接两相非交叠时钟(φ1B，φ1)，第一电容(C1)的上极板接第一NMOS管(M1)的源端，第一电容(C1)的下极板接时钟信号的非交叠信号(φ1B)，第二电容(C2)的上极板接第二NMOS管(M2)的源端，第二电容(C2)的下极板接时钟信号(φ1)；b. 第三NMOS管(M3)、第五NMOS管(M5)、第七NMOS管(M7)、第八NMOS管(M8)、第十NMOS管(M10)、第十一NMOS管(M11)、第十二NMOS管(M12)、第四PMOS管(M4)、第六PMOS管(M6)、第九PMOS管(M9)第三电容(C3)构成的栅压导通开关：第三NMOS管(M3)的栅极接时钟倍乘电路的输出信号，漏极接电源电压，源极接第三电容(C3)的上极板，第三电容(C3)的下极板接第十NMOS管(M10)的漏极，第十NMOS管(M10)的栅极接时钟信号的非交叠信号(φ1B)，源极接地；第三电容(C3)的上极板还接第九PMOS管(M9)的源极，栅极同时接第六PMOS管(M6)、第五NMOS管(M5)的源极和第四PMOS管(M4)的漏极，第九PMOS管(M9)的衬底与源极相连，第四PMOS管(M4)的栅极和第五NMOS管(M5)的栅极接时钟信号(φ1)，第四PMOS管(M4)的源极接电源电压，第三电容(C3)的下极板同时接第五NMOS管(M5)的源极，第六PMOS管(M6)的漏极以及第十一NMOS管(M11)的漏极，第六PMOS管(M6)的栅极接时钟信号的非交叠信号(φ1B)，第九PMOS管(M9)的漏极与第十一NMOS管(M11)的栅极和第十二NMOS管(M12)的栅极相连，第十一NMOS管(M11)的源极和第十二NMOS管(M12)的源极接采样输入信号(Vin)，第十二NMOS管(M12)的漏极接输出信号(Vout)，第九PMOS管(M9)的漏极与第七NMOS管(M7)的漏极相连；第七NMOS管(M7)的栅极接电源电压，源极接第八NMOS管(M8)的漏极；第十二MOS管(M12)的栅极接时钟信号的非交叠信号(φ1B)，源极接地。