[发明专利]一种高精度栅源跟随采样开关

权利要求书

1.一种高精度栅源跟随采样开关，其特征在于该采样开关的结构为：

a.第一NMOS管(M1)、第二NMOS管(M2)和第一电容(C1)、第二电容(C2)构成的时钟倍乘电路：两个相同的NMOS管组成的交叉耦合对管的漏极接电源电压，源极分别接第一电容(C1)、第二电容(C2)的上极板，第一电容(C1)、第二电容(C2)的下极板分别接两相非交叠时钟(φ_1B，φ₁)，第一电容(C1)的上极板接第一NMOS管(M1)的源端，第一电容(C1)的下极板接时钟信号的非交叠信号(φ_1B)，第二电容(C2)的上极板接第二NMOS管(M2)的源端，第二电容(C2)的下极板接时钟信号(φ₁)；

b.第三NMOS管(M3)、第五NMOS管(M5)、第七NMOS管(M7)、第八NMOS管(M8)、第十NMOS管(M10)、第十一NMOS管(M11)、第十二NMOS管(M12)、第四PMOS管(M4)、第六PMOS管(M6)、第九PMOS管(M9)第三电容(C3)构成的栅压导通开关：第三NMOS管(M3)的栅极接时钟倍乘电路的输出信号，漏极接电源电压，源极接第三电容(C3)的上极板，第三电容(C3)的下极板接第十NMOS管(M10)的漏极，第十NMOS管(M10)的栅极接时钟信号的非交叠信号(φ_1B)，源极接地；第三电容(C3)的上极板还接第九PMOS管(M9)的源极，栅极同时接第六PMOS管(M6)、第五NMOS管(M5)的源极和第四PMOS管(M4)的漏极，第九PMOS管(M9)的衬底与源极相连，第四PMOS管(M4)的栅极和第五NMOS管(M5)的栅极接时钟信号(φ₁)，第四PMOS管(M4)的源极接电源电压，第三电容(C3)的下极板同时接第五NMOS管(M5)的漏极，第六PMOS管(M6)的漏极以及第十一NMOS管(M11)的漏极，第六PMOS管(M6)的栅极接时钟信号的非交叠信号(φ_1B)，第九PMOS管(M9)的漏极与第十一NMOS管(M11)的栅极和第十二NMOS管(M12)的栅极相连，第十一NMOS管(M11)的源极和第十二NMOS管(M12)的源极接采样输入信号(Vin)，第十二NMOS管(M12)的漏极接输出信号(Vout)，第九PMOS管(M9)的漏极与第七NMOS管(M7)的漏极相连；第七NMOS管(M7)的栅极接电源电压，源极接第八NMOS管(M8)的漏极；第十二MOS管(M12)的栅极接时钟信号的非交叠信号(φ_1B)，源极接地；

栅压导通开关电路中的第十一NMOS管(M11)用一个CMOS传输门(T2)替代，CMOS传输门(T2)输入端接驱动电路(DRI)的输出(Vbuff)，CMOS传输门(T2)输出端(B)接栅压导通开关电路中第三电容(C3)的下极板；在栅压导通开关电路中增加第十三PMOS管(M13)，第十三PMOS管(M13)的栅极接时钟信号的非交叠信号(φ_1B)，源极接电源电压，漏极接第八NMOS管(M8)的漏极；

所述的驱动电路(DRI)包括第十四NMOS管(M14)、第十五NMOS管(M15)、第十六NMOS管(M16)、第一电流源(I1)、第二电流源(I2)、第三电流源(I3)、第三传输门(T3)和第四电容(C4)；第一电流源(I1)上端接电源电压，下端接第十五NMOS管(M15)的漏极及第十四NMOS管(M14)的栅极和漏极，第十五NMOS管(M15)的栅极接时钟信号的非交叠信号(φ_1B)，源极接第四电容(C4)的上极板和第十六NMOS管(M16)的栅极；第十四NMOS管(M14)的源极接第二电流源(I2)的上端及第三传输门(T3)的C端，第二电流源(I2)的下端接地，第三传输门(T3)的控制端接时钟信号和非交叠信号时钟信号，第三传输门(T3)的输入端为驱动电路的输入(Vin)，同时接第四电容(C4)的下极板；第十六NMOS管(M16)的漏极接电源电压，源极为驱动电路输出(Vbuff)同时接第三电流源(I3)的上端，第三电流源(I3)的下端接地；第六PMOS管(M6)、第五NMOS管(M5)组成的CMOS互补管T₁的输入端连接驱动电路输出(V_buff)，改动后的传输门T₁、T₂控制端连接两相非交叠时钟信号(φ_1B、φ₁)。