[发明专利]一种高精度栅源跟随采样开关

说明书

技术领域

本发明涉及利用栅源跟随技术的采样开关，特别是用于采样保持电路的一种高精度栅源跟随采样开关设计方法及其开关电路，属于开关电容电路设计的技术领域。

背景技术

在采样保持电路中，采样开关(采用MOS管)的性能决定了信号的采样精度和输入带宽。MOS管开关导通时的导通电阻与其栅源电压有关，当输入信号变化时，栅源电压随之变化，导通电阻的不稳定会引起信号的非线性失真。为了克服MOS开关导通电阻的非线性，常常采用栅源跟随技术(Bootstrap)结构。但在图1常规栅源跟随技术开关中，当存储在电容C3上的电荷对G点充电时，有一部分电荷将分配到该路径的寄生电容上，降低了开关MN8的栅源提升电压。提高C3的容值，可以提高采样开关MN8的栅端和源端的电压，但是更大的C3也加大了采样保持器模拟输入的视在电容，减小了采样保持器的输入带宽。

发明内容

技术问题：本发明的目的在于解决上述现有技术中存在的问题，提出了一种高精度栅源跟随采样开关电路，可有效降低采样开关管栅极的寄生电容，从而提高采样开关管的栅源提升电压。

技术方案：为解决上述技术问题，本发明是通过以下技术方案实现的：通过增加驱动电路，避免了SHA的运放直接驱动栅压导通开关电路中的电容，从而通过提高存储电压电容容值，就可以提高采样开关的栅端和源端的电压，减小MOS开关的导通电阻。

本发明的高精度栅源跟随采样开关结构为：

a.第一NMOS管、第二NMOS管和第一电容、第二电容构成的时钟倍乘电路：两个相同的NMOS管组成的交叉耦合对管的漏极接电源电压，源极分别接第一电容、第二电容的上极板，第一电容、第二电容的下极板分别接两相非交叠时钟，第一电容的上极板接第一NMOS管的源端，第一电容的下极板接时钟信号的非交叠信号，第二电容的上极板接第二NMOS管的源端，第二电容的下极板接时钟信号；

b.第三NMOS管、第五NMOS管、第七NMOS管、第八NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第四PMOS管、第六PMOS管、第九PMOS管第三电容构成的栅压导通开关：第三NMOS管的栅极接时钟倍乘电路的输出信号，漏极接电源电压，源极接第三电容的上极板，第三电容的下极板接第十NMOS管的漏极，第十NMOS管的栅极接时钟信号的非交叠信号，源极接地；第三电容的上极板还接第九PMOS管的源极，栅极同时接第六PMOS管、第五NMOS管的源极和第四PMOS管的漏极，第九PMOS管的衬底与源极相连，第四PMOS管的栅极和第五NMOS管的栅极接时钟信号，第四PMOS管的源极接电源电压，第三电容的下极板同时接第五NMOS管的源极，第六PMOS管的漏极以及第十一NMOS管的漏极，第六PMOS管的栅极接时钟信号的非交叠信号，第九PMOS管的漏极与第十一NMOS管的栅极和第十二NMOS管的栅极相连，第十一NMOS管的源极和第十二NMOS管的源极接采样输入信号，第十二NMOS管的漏极接输出信号，第九PMOS管的漏极与第七NMOS管的漏极相连；第七NMOS管的栅极接电源电压，源极接第八NMOS管的漏极；第十二MOS管的栅极接时钟信号的非交叠信号，源极接地。

栅压导通开关电路中的第十一NMOS管用一个CMOS传输门替代，CMOS传输门输入端接驱动电路的输出，CMOS传输门输出端接栅压导通开关电路中第三电容的下极板；在栅压导通开关电路中增加第十三PMOS管，第十三PMOS管的栅极接时钟信号的非交叠信号，源极接电源电压，漏极接第八NMOS管的源极；

所述的驱动电路包括第十四NMOS管、第十五NMOS管、第十六NMOS管、第一电流源、第二电流源、第三电流源、第三传输门和第四电容；第一电流源上端接电源电压，下端接第十五NMOS管的漏极及第十四NMOS管的栅极和漏极，第十五NMOS管的栅极接时钟信号的非交叠信号，源极接第四电容的上极板和第十六NMOS管的栅极；第十四NMOS管的源极接第二电流源的上端及第三传输门的C端，第二电流源的下端接地，第三传输门的控制端接时钟信号和非交叠信号时钟信号，第三传输门的输入端为驱动电路的输入，同时接第四电容的下极极；第十六NMOS管的漏极接电源电压，源极为驱动电路输出同时接第三电流源的上端，第三电流源下端接地。

有益效果：采用驱动电路后，SHA的负载由驱动电路中较小的电容提供，避免了栅压导通开关电路中较大的电容。CMOS传输门替代栅压导通开关电路中的第四个NMOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，有效地提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。