[发明专利]半导体器件

摘要

本发明的课题涉及一种半导体器件，其目的是在不使导通电阻增大的前提下提高di/dt容量及dV/dt容量。并且，为了实现上述目的，在半导体衬底(1)的上主面内，设在栅极焊区(12)正下方区域的焊区下基区(5)不与源电极(11)连接，也不与被连接在源电极(11)上的主基区(4)连接。即，焊区下基区(5)被置于浮置状态。

主权项

1. 一种半导体器件，它是备有具有上主面及下主面的半导体衬底的半导体器件，其特征在于：上述半导体衬底备有：被形成在上述上主面上的第1导电型的漏层；在上述漏层中有选择地形成的比上述漏层浅，并露出于上述上主面、在底面具有面向上述下主面有选择地突出的突起部的第2导电型的主基区；在上述漏层中有选择地形成的比上述漏层浅，并露出于上述上主面的，不与上述主基区连接的第2导电型的焊区下基区；以及在上述主基区中有选择地形成的比上述主基区浅，并露出于上述上主面的第1导电型的源区，上述半导体器件还备有：被连接在上述主基区和上述源区上，但不连接到上述焊区下基区的第1主电极；在上述主基区内，隔着栅绝缘膜与被夹在上述漏层与上述源区之间的区域即沟道区相对置的栅电极；在上述上主面内，隔着绝缘层与上述焊区下基区的露出面相对置，并被连接在上述栅电极上的导电性的栅极焊区；以及被连接在上述下主面上的第2主电极，沿漏层的主基区和焊区下基区之间的距离比主基区的尺寸大。