[发明专利]具有集成肖特基的高密度FET

摘要

一种包含单块集成的沟槽FET和肖特基二极管的半导体结构。半导体结构进一步包括多个延伸进入半导体区的沟槽。在每个沟槽中设置一组栅极电极和屏蔽电极。本体区域在相邻沟槽之间的半导体区上方延伸，源极区在每个本体区域上方延伸。具有渐缩的边缘的凹槽在每两个相邻沟槽之间延伸，从两个相邻沟槽的上隅角延伸穿过本体区域，并终止于本体区域下方的半导体区。互连层延伸进入每个凹槽，以与源极区和本体区域的渐缩的侧壁电接触，并沿着每个凹槽的底部接触半导体区，以在其间形成肖特基接触。

主权项

一种包含单块集成的沟槽FET和肖特基二极管的半导体结构，所述半导体结构包括：多个沟槽，延伸进入第一导电类型的半导体区；屏蔽电极，位于每个沟槽的下部，所述屏蔽电极通过屏蔽电介质与所述半导体区绝缘；极间电介质，覆盖在每个沟槽中的所述屏蔽电极上；栅极电介质，贴附在每个沟槽的上部沟槽侧壁；栅极电极，位于每个沟槽的上部，设置在所述极间电介质上方；第二导电类型的本体区域，设置在相邻沟槽之间的所述半导体区上方；第一导电类型的源极区，设置在每个本体区域上方；凹槽，在每两个相邻沟槽之间具有渐缩的边缘，每个凹槽均从所述两个相邻沟槽的上隅角延伸穿过所述本体区域，并终止于所述本体区域下方的所述半导体区；以及互连层，延伸进入每个凹槽，以与所述源极区和所述本体区域的渐缩的侧壁电接触，所述互连层进一步沿着每个凹槽的底部接触所述半导体区，以在所述互连层与所述半导体区之间形成肖特基接触，所述互连层形成所述肖特基二极管的正极端子和所述FET的源极电极。