[发明专利]具有集成肖特基的高密度FET

说明书

相关申请的交叉参考

本申请要求于2007年10月4日提交的美国临时申请第60/977，635号的权益，其全部内容通过引证结合于此。

技术领域

本发明总体上涉及半导体功率器件技术，更具体地涉及用于形成单块集成的沟槽栅极场效应晶体管(FET)和肖特基二极管的结构和方法。

背景技术

在当今的电子器件中，功率FET通常使用在功率转换应用中，例如，DC-DC转换器。多年来，肖特基二极管在FET开关封装外部实施，以降低功率消耗。如图1所示，FET 101包括通常被称为体二极管(body diode)的内部二极管102。在开关操作期间，体二极管可以传导电流。如图1所示，肖特基二极管104与FET 101的体二极管102并联。因为肖特基二极管具有比体二极管小的正向电压，所以，肖特基二极管104会在体二极管102导通之前导通，从而增加了开关损耗。

最近，一些制造商已经提出了将分离的肖特基二极管与分离的功率FET器件共同封装的产品。还存在肖特基二极管和功率FET的单块的实现方案。图2中示出了传统的单块集成的沟槽FET和肖特基二极管的实例。肖特基二极管210形成在两个沟槽200-3和200-4之间，这两个沟槽在任一侧上围绕有沟槽FET单元。N型衬底202形成肖特基二极管210的阴极(cathode)端子以及沟槽FET的漏极端子。导电层218提供二极管正极(anode)端子，并且还用作FET单元的源极互连层。沟槽200-1、200-2、200-3、200-4和200-5中的栅极电极在第三维度上连接在一起，并因此被类似地驱动。沟槽FET单元进一步包括其中具有源极区212和重本体(heavy body)区214的本体区域208。

图2中的肖特基二极管介于沟槽FET单元之间。因此，肖特基二极管耗费了大部分活性区域，导致额定电流的降低或管芯(die)尺寸的增大。这在某些器件的应用中是不期望的。因此，我们需要一种具有良好性能特性的单块且高密度地集成的肖特基二极管和沟槽栅极FET。

发明内容

根据本发明的实施例，一种半导体结构包含单块集成的沟槽FET和肖特基二极管。该半导体结构进一步包括延伸进入第一导电类型的半导体区的多个沟槽。屏蔽电极设置在每个沟槽的下部中，屏蔽电极通过屏蔽电介质与半导体区绝缘。极间电介质覆盖在每个沟槽中的屏蔽电极上。栅极电介质贴附在每个沟槽的上部沟槽侧壁。栅极电极位于每个沟槽的上部，设置在极间电介质上方。第二导电类型的本体区域在相邻沟槽之间的半导体区上方延伸。第一导电类型的源极区在每个本体区域上方延伸。具有渐缩的边缘的凹槽在每两个相邻沟槽之间延伸。每个凹槽均进一步从两个相邻沟槽的上隅角(upper corner)延伸穿过本体区域，并终止于本体区域下方的半导体区。互连层延伸进入每个凹槽，以与源极区和本体区域的渐缩的侧壁电接触。互连层进一步沿着每个凹槽的底部接触半导体区，以在其间形成肖特基接触。互连层形成肖特基二极管的正极端子和FET的源极电极。

根据本发明的另一实施例，一种用于形成包含单块集成的沟槽FET和肖特基二极管的半导体结构的方法包括以下步骤。形成多个延伸进入第一导电类型的半导体区的沟槽。在每个沟槽的底部形成屏蔽电极。在每个沟槽中的屏蔽电极上方形成栅极电极，栅极电极与屏蔽电极绝缘。在半导体区中形成第二导电类型的本体区域。在本体区域中形成第一导电类型的掺杂区，每个掺杂区域从一个沟槽侧壁横向地延伸至相邻沟槽的侧壁。在每两个相邻沟槽之间形成凹槽，使得每个凹槽具有渐缩的边缘，并从两个相邻沟槽的上隅角延伸穿过掺杂区和本体区域，并终止于本体区域下方的半导体区，并且，每个凹槽均将其延伸穿过的掺杂区分成两个掺杂区，这两个掺杂区中的每一个均形成源极区。形成互连层，该互连层延伸进入每个凹槽以与源极区和本体区域的渐缩的侧壁电接触，并进一步沿着每个凹槽的底部接触半导体区，以在其间形成肖特基接触。互连层形成肖特基二极管的正极端子和FET的源极电极。