[发明专利]DMOS晶体管及其制造方法有效
申请号: | 200880109247.X | 申请日: | 2008-09-26 |
公开(公告)号: | CN101809727A | 公开(公告)日: | 2010-08-18 |
发明(设计)人: | 武田安弘;大竹诚治;菊地修一 | 申请(专利权)人: | 三洋电机株式会社;三洋半导体株式会社 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 刘建 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种DMOS晶体管及其制造方法。在本发明的DMOS晶体管中,通过斜向离子注入形成主体层时,能够降低漏电流,并且能够提高晶体管截止时的源极漏极间耐压。形成光致抗蚀层(18)之后,将光致抗蚀层(18)和栅电极(14)作为掩模,从A′箭头所示的第一方向向栅电极(14)的内侧的第一角部(14C1)进行第一离子注入。通过该第一离子注入,形成第一主体层(17A′)。第一主体层(17A′)从第一角部(14C1)延伸到栅电极(14)的下方而形成,从而能够确保第一角部(14C1)的主体层(17A′)的P型杂质浓度比现有例的晶体管高。 | ||
搜索关键词: | dmos 晶体管 及其 制造 方法 | ||
【主权项】:
一种DMOS晶体管的制造方法,所述DMOS晶体管具备:半导体基板;第一导电型的源极层,其形成在所述半导体基板的表面上;栅极绝缘膜,其形成在所述半导体基板的表面上;栅电极,其隔着所述栅极绝缘膜包围所述源极层并形成为环状;第二导电型的主体层,其与所述源极层重叠,并且延伸到所述栅电极的下方的半导体基板的表面上;和第一导电型的漏极层,其与所述源极层对应地形成在所述半导体基板的表面上;该DMOS晶体管的制造方法的特征在于,形成所述主体层的工序,包括将第二导电型杂质朝所述栅电极的内侧的角部向所述半导体基板的表面进行离子注入的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社;三洋半导体株式会社,未经三洋电机株式会社;三洋半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200880109247.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造