[发明专利]具有低介电性绝缘膜的半导体器件及其制造方法有效
| 申请号： | 200880000824.1 | 申请日： | 2008-05-30 |
| 公开（公告）号： | CN101569010B | 公开（公告）日： | 2011-04-27 |
| 发明（设计）人： | 水泽爱子;冈田修;若林猛;三原一郎 | 申请（专利权）人： | 卡西欧计算机株式会社 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L23/485;H01L23/525 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈松涛 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，包括其上除了其外围部分之外设置有结构部分(3)的半导体衬底(1)，还具有包括低介电性膜(4)和布线线路(5)的层叠结构，所述低介电性膜的相对介电常数为3.0或更低，其玻璃化温度为400℃或更高。在所述结构部分(3)上形成绝缘膜(9)。连接焊盘部分设置于所述绝缘膜(9)上并连接至所述层叠结构部分(3)的最上层布线线路(5)。凸块电极(13)设置于所述连接焊盘部分。由有机树脂制成的密封膜(14)设置于包围所述凸块电极(13)的绝缘膜(9)的一部分上。所述层叠结构部分(3)的侧表面被所述绝缘膜(9)和/或所述密封膜(14)覆盖。 | ||
| 搜索关键词： | 具有 低介电性 绝缘 半导体器件 及其 制造 方法 | ||
【主权项】：
一种半导体器件，包括：半导体衬底(1)；低介电性膜布线线路层叠结构部分(3)，其设置于所述半导体衬底(1)的除其外围部分之外的一个表面上，且其由包括多个低介电性膜(4)和多个布线线路(5)的层叠结构构成，每个所述低介电性膜的相对介电常数为3.0或更低，且其玻璃化温度为400℃或更高；至少形成于所述低介电性膜布线线路层叠结构部分(3)的一侧上的绝缘膜(9)；用于电极的连接焊盘部分，其设置于所述绝缘膜(9)上，以连接至所述低介电性膜布线线路层叠结构部分(3)的最上层布线线路(5)的连接焊盘部分(5a)；用于外部连接的凸块电极(13)，其设置于所述用于电极的连接焊盘部分上；以及由有机树脂制成且至少设置于所述绝缘膜(9)在所述用于外部连接的凸块电极(13)周围的部分上的密封膜(14)，其中所述低介电性膜布线线路层叠结构部分(3)的侧表面被所述绝缘膜(9)和所述密封膜(14)覆盖。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于卡西欧计算机株式会社，未经卡西欧计算机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880000824.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种砷吸附纤维及其合成方法
- 下一篇：除油净面擦
