[发明专利]具有低介电性绝缘膜的半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，尤其涉及一种在低介电性膜上具有布线线路的半导体器件。

背景技术

作为待安装到以便携式电子器件等为代表的小尺寸电子器件上的半导体器件，已知的有芯片尺寸封装(CSP)，每个芯片尺寸封装都具有基本等于半导体衬底尺寸的大小。在CSP中，还将在晶片状态下完成封装并通过划片分离成个体半导体器件的CSP称为晶片级封装(WLP)。

在如上所述(例如，参见日本专利申请公开公布No.2004-349461)的传统半导体器件中，从绝缘膜上表面上的连接焊盘延伸出布线线路，所述绝缘膜覆盖在半导体衬底上形成的连接焊盘。在形成于延伸的布线线路末端上的连接焊盘部分的上表面上分别设置若干柱状电极，并形成密封膜以覆盖在绝缘膜上表面上的柱状电极之间的布线线路。形成密封膜使得密封膜的上表面和柱状电极的上表面位于同一平面。在柱状电极的上表面上分别设置焊球。

在如上所述的这种半导体器件当中，有这样一种器件，在半导体衬底和绝缘膜之间设置层间绝缘膜布线线路层叠结构部分，每个所述层间绝缘膜布线线路层叠结构部分包括层间绝缘膜和布线线路的层叠结构。在这种器件中，当层间绝缘膜布线线路层叠结构部分的布线线路之间的间距随着半导体器件的小型化而减小时，布线线路之间的电容增大，结果，通过所述布线线路传递的信号的延迟增加。

为了改善这一点，作为层间绝缘膜的材料，对诸如介电常数低于一般用作层间绝缘膜材料的氧化硅的介电常数4.2至4.0的低k材料的低介电性材料给予了更多的关注。低k材料的范例包括通过用碳(C)对氧化硅(SiO₂)进行掺杂而获得的SiOC，以及还含有H的SiOCH。为了进一步降低介电常数，还在研究含空气的多孔型低介电性膜。

在上述的包括低介电性膜的半导体器件中，尤其是以具有空心结构的多孔型低介电性膜为代表的低介电性膜的机械强度小并且容易受湿气影响。结果，存在低介电性膜容易从衬层(underlayer)剥落的问题。

发明内容

本发明的目的是提供一种能够明显避免低介电性膜剥落问题的半导体器件及其制造方法。

根据本发明一个方面的半导体器件包括半导体衬底以及设置于所述半导体衬底的一个表面上的低介电性膜布线线路层叠结构部分。所述低介电性膜布线线路层叠结构部分具有包括多个低介电性膜和多个布线线路的层叠结构，每个所述低介电性膜的相对介电常数为3.0或者更低，且其玻璃化温度为400℃或者更高。至少在所述低介电性膜布线线路层叠结构部分上形成绝缘膜。在所述绝缘膜上设置有：用于电极的连接焊盘部分，以连接至所述低介电性膜布线线路层叠结构部分的最上层布线线路的连接焊盘部分；设置于用于电极的所述连接焊盘部分上的用于外部连接的凸块电极；以及由有机树脂制成并至少设置于所述绝缘膜的一部分上的密封膜，所述绝缘膜包围用于外部连接的所述凸块电极。所述绝缘膜和所述密封膜中的一个覆盖所述低介电性膜布线线路层叠结构部分的侧表面。

根据本发明另一方面的半导体器件制造方法包括制备半导体晶片，所述半导体晶片的一个表面上形成有低介电性膜布线线路层叠结构部分，所述低介电性膜布线线路层叠结构部分包括低介电性膜和布线线路，所述低介电性膜的相对介电常数为3.0或者更低，且其玻璃化温度为400℃或更高。接下来，通过施加激光束去除划片道之上的区域和所述划片道的相对侧上的区域中的所述低介电性膜布线线路层叠结构部分的一部分，从而形成暴露出所述低介电性膜布线线路层叠结构部分的侧表面的沟槽。之后，形成覆盖所述低介电性膜布线线路层叠结构部分的侧表面的有机树脂膜。然后，沿着所述划片道切割所述有机树脂膜和所述半导体晶片，从而获得多个半导体器件。

附图说明

图1是作为本发明第一实施例的半导体器件的截面图；

图2是制造图1所示半导体器件期间首先制备的组件的截面图；

图3是图2之后的步骤中的组件的截面图；

图4是图3之后的步骤中的组件的截面图；

图5是图4之后的步骤中的组件的截面图；

图6是图5之后的步骤中的组件的截面图；

图7是图6之后的步骤中的组件的截面图；

图8是图7之后的步骤中的组件的截面图；

图9是图8之后的步骤中的组件的截面图；

图10是图9之后的步骤中的组件的截面图；

图11是图10之后的步骤中的组件的截面图；

图12是图11之后的步骤中的组件的截面图；

图13是图12之后的步骤中的组件的截面图；