[发明专利]多级噪声整型调制器及频率合成器无效
申请号: | 200810212159.4 | 申请日: | 2008-09-09 |
公开(公告)号: | CN101399551A | 公开(公告)日: | 2009-04-01 |
发明(设计)人: | 张湘辉 | 申请(专利权)人: | 联发科技股份有限公司 |
主分类号: | H03M3/02 | 分类号: | H03M3/02;H03L7/18 |
代理公司: | 北京万慧达知识产权代理有限公司 | 代理人: | 葛 强;张一军 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭露一种多级噪声整型调制器及频率合成器。多级噪声整型调制器接收分数式输入值,产生整数式输出值,及包括三个串联一阶∑Δ调制器,多个第一乘法器,第一加法器,第二乘法器及第二加法器,并且每一串联一阶∑Δ调制器包括一个累加器。每一第一乘法器分别耦接对应的累加器。第一加法器接收分数式输入值。第二乘法器耦接于第一加法器及串联一阶∑Δ调制器之间。第二加法器耦接于串联一阶∑Δ调制器,用以产生整数式输出值。本发明的多级噪声整型调制器需较少的逻辑电路来减低带内的分数杂散。使用本发明的多级噪声整型调制器,不需如现有技术般严格的频率合成器中的电流匹配要求。 | ||
搜索关键词: | 多级 噪声 整型 调制器 频率 合成器 | ||
【主权项】:
1. 一种多级噪声整型调制器,包括:串联的第一累加器、第二累加器及第三累加器;第一加法器及第二加法器,分别耦接上述第一累加器及上述第二累加器;第一延迟单元,耦接于上述第一加法器及上述第二加法器之间;第二延迟单元,耦接于上述第二加法器及上述第三累加器之间;第一乘法器,耦接于上述第一加法器及上述第一累加器之间,用以将上述第一累加器的输出值乘上第一设定数值;第二乘法器,耦接于上述第二加法器及上述第二累加器之间,用以将上述第二累加器的输出值乘上上述第一设定数值;第三乘法器,耦接于上述第二延迟单元及上述第三累加器之间,用以将上述第三累加器的输出值乘上上述第一设定数值;第三加法器,耦接于上述第一加法器及上述多级噪声整型调制器的输出端之间,用以将上述第一加法器的输出值加上第二设定数值;第四加法器,耦接于上述多级噪声整型调制器的输入端,用以将第三设定数值加上上述多级噪声整型调制器的输入值;以及第四乘法器,耦接于上述第四加法器及上述第一累加器的输入端之间,用以将上述第四加法器的输出值乘上第四设定数值;其中上述第三设定数值是上述第二设定数值的负数值,上述第四设定数值是上述第一设定数值的倒数值,以及上述第一、第二、第三、及第四设定数值是根据上述多级噪声整型调制器的输入值而决定。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810212159.4/,转载请声明来源钻瓜专利网。
- 上一篇:数字解调装置、数字接收器、以及该装置的控制方法
- 下一篇:弹性波滤波器