[发明专利]多级噪声整型调制器及频率合成器

摘要

本发明揭露一种多级噪声整型调制器及频率合成器。多级噪声整型调制器接收分数式输入值，产生整数式输出值，及包括三个串联一阶∑Δ调制器，多个第一乘法器，第一加法器，第二乘法器及第二加法器，并且每一串联一阶∑Δ调制器包括一个累加器。每一第一乘法器分别耦接对应的累加器。第一加法器接收分数式输入值。第二乘法器耦接于第一加法器及串联一阶∑Δ调制器之间。第二加法器耦接于串联一阶∑Δ调制器，用以产生整数式输出值。本发明的多级噪声整型调制器需较少的逻辑电路来减低带内的分数杂散。使用本发明的多级噪声整型调制器，不需如现有技术般严格的频率合成器中的电流匹配要求。

主权项

1. 一种多级噪声整型调制器，包括：串联的第一累加器、第二累加器及第三累加器；第一加法器及第二加法器，分别耦接上述第一累加器及上述第二累加器；第一延迟单元，耦接于上述第一加法器及上述第二加法器之间；第二延迟单元，耦接于上述第二加法器及上述第三累加器之间；第一乘法器，耦接于上述第一加法器及上述第一累加器之间，用以将上述第一累加器的输出值乘上第一设定数值；第二乘法器，耦接于上述第二加法器及上述第二累加器之间，用以将上述第二累加器的输出值乘上上述第一设定数值；第三乘法器，耦接于上述第二延迟单元及上述第三累加器之间，用以将上述第三累加器的输出值乘上上述第一设定数值；第三加法器，耦接于上述第一加法器及上述多级噪声整型调制器的输出端之间，用以将上述第一加法器的输出值加上第二设定数值；第四加法器，耦接于上述多级噪声整型调制器的输入端，用以将第三设定数值加上上述多级噪声整型调制器的输入值；以及第四乘法器，耦接于上述第四加法器及上述第一累加器的输入端之间，用以将上述第四加法器的输出值乘上第四设定数值；其中上述第三设定数值是上述第二设定数值的负数值，上述第四设定数值是上述第一设定数值的倒数值，以及上述第一、第二、第三、及第四设定数值是根据上述多级噪声整型调制器的输入值而决定。