[发明专利]多级噪声整型调制器及频率合成器

权利要求书

1.一种多级噪声整型调制器，包括：

串联的第一累加器、第二累加器及第三累加器；

第一加法器及第二加法器，分别耦接上述第一累加器及上述第二累加器；

第一延迟单元，耦接于上述第一加法器及上述第二加法器之间；

第二延迟单元，耦接于上述第二加法器及上述第三累加器之间；

第一乘法器，耦接于上述第一加法器及上述第一累加器之间，用以将上述 第一累加器的输出值乘上第一设定数值；

第二乘法器，耦接于上述第二加法器及上述第二累加器之间，用以将上述 第二累加器的输出值乘上上述第一设定数值；

第三乘法器，耦接于上述第二延迟单元及上述第三累加器之间，用以将上 述第三累加器的输出值乘上上述第一设定数值；

第三加法器，耦接于上述第一加法器及上述多级噪声整型调制器的输出端 之间，用以将上述第一加法器的输出值加上第二设定数值；

第四加法器，耦接于上述多级噪声整型调制器的输入端，用以将第三设定 数值加上上述多级噪声整型调制器的输入值；以及

第四乘法器，耦接于上述第四加法器及上述第一累加器的输入端之间，用 以将上述第四加法器的输出值乘上第四设定数值；

其中上述第三设定数值是上述第二设定数值的负数值，上述第四设定数值 是上述第一设定数值的倒数值，以及上述第一、第二、第三、及第四设定数值 是根据上述多级噪声整型调制器的输入值而决定。

2.根据权利要求1所述的多级噪声整型调制器，其特征在于，当上述输入 值接近于0时，上述第一设定数值、第二设定数值、第三设定数值及第四设定 数值分别为2，-1，1及1/2。

3.根据权利要求1所述的多级噪声整型调制器，其特征在于，当上述输入 值接近于1时，上述第一设定数值、第二设定数值、第三设定数值及第四设定 数值分别为2，0，0及1/2。

4.一种频率合成器，包括：

锁相环，具有分频器；以及

多级噪声整型调制器，耦接于上述分频器，包括：

串联的第一累加器、第二累加器及第三累加器；

第一加法器及第二加法器分别耦接上述第一累加器及第二累加器；

第一延迟单元耦接于上述第一加法器及上述第二加法器之间；

第二延迟单元耦接于上述第二加法器及上述第三累加器之间；

第一乘法器耦接于上述第一加法器及上述第一累加器之间，用以将上述第 一累加器的输出值乘上第一设定数值；

第二乘法器，耦接于第二加法器及第二累加器之间，用以将上述第二累加 器的输出值乘上上述第一设定数值；

第三乘法器，耦接于上述第二延迟单元及上述第三累加器之间，用以将上 述第三累加器的输出值乘上上述第一设定数值；

第三加法器，耦接于上述第一加法器及上述多级噪声整型调制器的输出端 之间，用以将第二设定数值加上上述第一加法器的输出值；

第四加法器，耦接于上述多级噪声整型调制器的输入端，用以将第三设定 数值加上上述多级噪声整型调制器的输入值；

第四乘法器，耦接于上述第四加法器及上述第一累加器的输入端之间，用 以将上述第四加法器的输出值乘上第四设定数值；

其中上述第三设定数值是上述第二设定数值的负数值，上述第四设定数值 是上述第一设定数值的倒数值，以及上述第一、第二、第三、及第四设定数值 是根据上述多级噪声整型调制器的输入值而决定。

5.根据权利要求4所述的频率合成器，其特征在于，当上述输入值接近于 0时，上述第一设定数值、第二设定数值、第三设定数值及第四设定数值分别为 2，-1，1及1/2。

6.根据权利要求4所述的频率合成器，其特征在于，当上述输入值接近于 1时，上述第一设定数值、第二设定数值、第三设定数值及第四设定数值分别为 2，0，0及1/2。