[发明专利]时钟信号生成电路、显示面板模块、成像装置和电子设备有效
| 申请号： | 200810178935.3 | 申请日： | 2008-12-05 |
| 公开（公告）号： | CN101453211A | 公开（公告）日： | 2009-06-10 |
| 发明（设计）人： | 千田满;水桥比吕志 | 申请（专利权）人： | 索尼株式会社 |
| 主分类号： | H03L7/06 | 分类号： | H03L7/06;G09G3/20;G09G3/36;G02F1/1362 |
| 代理公司： | 北京信慧永光知识产权代理有限责任公司 | 代理人： | 褚海英;武玉琴 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种延迟同步环型时钟信号生成电路包括：延迟线路，其用于将第一时钟信号以设定的延迟量延迟并输出；延迟时长设置单元，其用于根据从输出端输出的第二时钟信号和第一时钟信号之间的相位差设置延迟线路的延迟时长；相位关系判定单元，其用于判断第一时钟信号和第二时钟信号的相位关系是否为特定的相位关系；以及相位反转/非反转单元，其用于在检测到特定的相位关系时在包括延迟线路的传输线路上对第一时钟信号进行相位反转。本发明还提供了设置有所述延迟同步环型时钟信号生成电路的显示面板模块、成像装置和电子设备。采用上述结构的时钟信号生成电路可以使延迟量的调整范围减半，从而可以减小电路面积。 | ||
| 搜索关键词： | 时钟 信号 生成 电路 显示 面板 模块 成像 装置 电子设备 | ||
【主权项】：
1. 一种延迟同步环型时钟信号生成电路，其包括：延迟线路，其用于将第一时钟信号以设定的延迟量延迟并输出；延迟时长设定单元，其用于根据从输出端输出的第二时钟信号和所述第一时钟信号之间的相位差设定所述延迟线路的延迟时长；相位关系判定单元，其用于判断所述第一时钟信号和所述第二时钟信号的相位关系是否为特定的相位关系；以及相位反转/非反转单元，其用于当检测到所述特定的相位关系时，对包括所述延迟线路的传输线路上的所述第一时钟信号进行相位反转。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼株式会社，未经索尼株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810178935.3/，转载请声明来源钻瓜专利网。
- 上一篇：混合系统的存储器到存储器通信和存储的方法和系统
- 下一篇：新型玻璃杯
